（以下都是PCIE2 PHY的各種問題）
一、PIPE接口
1、PIPE接口用於連接PCIE controller和PCIE PHY， controller用PIPE接口發送並行數給PHY用於並串轉換等操作， PHY把串並轉換得到的並行數通過PIPE接口送給controller。
NOTE1：爲了使能PIPE接口以便控制PHY：
1）macP_pclkreq_n[1:0]要置爲2'b00，參考時鐘要穩定。
2）要設置mpll_multuplier、ref_use_pad和parameter control信號（這些信號的設置一般由廠家提供解決方案）。另， phy_test_burnin， phy_test_powerdown，
laneN_tx2rx_loopbk信號要設置爲無效。
3）PCIE PHY要釋放復位（phy_reset信號要釋放）。注：phy_reset貌似高電平復位。
NOTE2：DWC PCIE PHY的實現是直接把PIPE接口暴露在PHY的端口上， 因爲這樣很容易和它的PCIE controller連接。在實際工程中有很多PHY是自研的，但依然使用
DWC PCIE controller， 自研的PHY可能並沒有實現PIPE接口，只實現了controller到PHY的數據通路， 這個時候PIPE接口的一部分功能就必須在其它的模塊中實現。
2、電氣空閒指示信號：pipeP_rx_elecidle_disable(I)，pipeP_txN_elecidle(I)， pipeP_rxN_elecidle(O)
PHY內部一般都有一個loss_of_signal(LOS)， 用於報告出現在高速線上的信令。PHY會用pipeP_rxN_elecidle信號通知控制器產生了一個電氣空閒條件。但是， 由於LOS
檢測器的帶寬限制， 這個檢測器檢測的數據最大速率爲1.5Gbps，大於這個速率的檢測結果就不可靠。
3、Beacon檢測
beacon pulse大於50ns方能檢測到， 否則PCIe控制器會忽略這個脈衝。
二、時鐘復位接口
1、兩個時鐘來源，片外時鐘源(來自pad)或者片內時鐘源（信號phy_ref_use_pad用來選擇使用哪個時鐘源）， 支持100MHz或者200MHz。
2、輸出時鐘：
1）phy_ref_output_clk ： 跟參考時鐘一致的一個輸出時鐘， 可提供給別的PHY作參考時鐘。
2）MPLL clocks：MPLL時鐘是對參考時鐘的倍頻（refclk x phy_mpll_multiplier）， 用來作串行數據流的時鐘。（mpll_word_clk， mpll_dword_clk,
mpll_qword_clk）。
3、復位：dwc PHY由硬核和軟核兩部分構成，兩部分獨立復位。
phy_reset用於復位PHY硬核（模擬部分， 用於串行數據流驅動）。
pipeP_reset_n用於復位軟核部分。
三、電源
vp， vptxN， vph， gd,， vss
四、串行口
每lane一對差分輸入輸出口，四根線，速率爲標準的PCIE速率。
五、參數控制接口
這麼解釋：當一個IP核既有數字部分，又有模擬部分的時候， 通常這個模擬部分會以硬核的方式提供給使用者， 但是使用者又不希望硬核接死， 他們希望某些參數可調，
於是廠家就把一些可調的參數拉出來， 供使用者自行控制。這就是這個參數接口的來源， 通常在SOC中用寄存器編程來控制這些參數， 也可以由用戶自己接死。