版权声明：本文为博主原创文章，未经博主允许不得转载。 https://blog.csdn.net/u011007991/article/details/52872257
解决OpenWRT CC版本，MT7621平台下时钟/时间过快问题
前言
前段时间发现自己的7621板子经常出现时间不准的原因，一开始以为是校时服务ntpd出了问题，所以杀死已经存在的进程，手动运行校时程序发现校时是可以成功的，经过很长一段时间观察，后来发现系统所谓的1秒要比实际的1秒快，有一点可以很明显的看出，当sleep 60的时候，大概54秒就结束了，后来发现问题出在CPU频率上
注：该方法只适用于cc版本的MT7621平台，其他平台或者固件并未验证
解决方法
- 文件
要修改的文件路径为~/chaos_calmer/build_dir/target-mipsel_1004kc+dsp_uClibc-0.9.33.2/linux-ramips_mt7621/linux-3.18.21/arch/mips/ralink/mt7621.c - 具体修改
#define SYSC_REG_CUR_CLK_STS 0x44
#define CPU_CLK_SEL (BIT(30) | BIT(31))
+#define MEMC_REG_BASE 0x5000
#define MT7621_GPIO_MODE_UART1 1
#define MT7621_GPIO_MODE_I2C 2
#define MT7621_GPIO_MODE_UART3_MASK 0x3
int fbdiv = 0;
u32 clk_sts, syscfg;
u8 clk_sel = 0, xtal_mode;
- u32 cpu_clk;
+ u32 cpu_clk, sys_clk;
if ((rt_sysc_r32(SYSC_REG_CPLL_CLKCFG0) & CPU_CLK_SEL) != 0)
clk_sel = 1;
cpu_fdiv = ((clk_sts >> 8) & 0x1F);
cpu_ffrac = (clk_sts & 0x1F);
cpu_clk = (500 * cpu_ffrac / cpu_fdiv) * 1000 * 1000;
+ if (((clk_sts >> 16) & 0x7) == 3)
+ sys_clk = cpu_clk / 3;
+ else
+ sys_clk = cpu_clk / 4;
break;
case 1:
- fbdiv = ((rt_sysc_r32(0x648) >> 4) & 0x7F) + 1;
+ fbdiv = ((rt_sysc_r32(MEMC_REG_BASE + 0x648) >> 4) & 0x7F) + 1;
syscfg = rt_sysc_r32(SYSC_REG_SYSCFG);
xtal_mode = (syscfg >> 6) & 0x7;
if(xtal_mode >= 6) { //25Mhz Xtal
cpu_clk = 25 * fbdiv * 1000 * 1000;
} else if(xtal_mode >=3) { //40Mhz Xtal
- cpu_clk = 40 * fbdiv * 1000 * 1000;
+ cpu_clk = 20 * fbdiv * 1000 * 1000;
} else { // 20Mhz Xtal
cpu_clk = 20 * fbdiv * 1000 * 1000;
}
+ if (syscfg & BIT(5))
+ sys_clk = cpu_clk / 4;
+ else
+ sys_clk = cpu_clk / 3;
break;
}
- cpu_clk = 880000000;
+
ralink_clk_add("cpu", cpu_clk);
ralink_clk_add("1e000b00.spi", 50000000);
ralink_clk_add("1e000c00.uartlite", 50000000);
ralink_clk_add("1e000d00.uart", 50000000);
}
注：其中+号之后的行表示新增加的，-号之后的表示需要删除的行