第十一章
內存緩存控制
這一章描述了內存緩存和緩存控制機制，TLB和Intel 64、IA-32處理器內的存儲緩存。同時描述了內存類型區域寄存器（MTRR），該寄存器在P6家族被引入。以及怎樣用於控制物理內存位置的緩存行爲。
11.1 內部緩存， TLB， 緩衝區
Intel 64 和 IA-32 架構支持緩存，轉譯旁路緩衝區（TLB），和用於指令和數據的臨時片上（片外）存儲緩衝區。（圖11-1展示了奔騰4和Intel至強處理上緩存，TLB，和存儲緩衝區的佈局）。表11-1展示了這些奔騰4，Intel至強，P6家族，和奔騰處理器的緩存和緩衝區特性。這些單元的大小和特性由機器規定，並且在以後版本的處理器上可能會發生改變。當 CPUID 指令被執行後，可以返回處理器緩存和緩衝區的大小和特性信息。參照《Intel® 64 and IA-32 Architectures Software Developer’s Manual, Volume 2A》指令集手冊 A-L，第三章的 CPUID—CPU Identification。
圖11-1，奔騰4和Intel至強處理器的緩存結構
圖11-2，Intel酷睿i7 處理器的緩存結構
圖11-2展示了Intel酷睿i7 處理器的緩存結構
