隨着去年AMD Athlon的推出，兩大CPU廠商Intel和AMD之間的競爭愈演愈烈，幾乎每個月都有新的CPU推出，各個媒體和網上也充斥着各種各樣的評測性文章。
但是，現在我要問一句：“什麼是CPU？”我相信大多數人並不知道什麼是CPU。當然，你可以回答CPU是中央處理器，或者來一句英文：Central Processing Unit。是的，沒錯。但，RISC和CISC是什麼？什麼是“9路超標量設計”、“20級流水線”？什麼是“解碼”，爲什麼Athlon和PIII的解碼過程需要的時鐘週期大大大於其他的RISC處理器?這些都不是一句“中央處理器”所能夠回答的。
本文希望以比較通俗的語言深入介紹一下CPU的原理。 一、 指令系統
要講CPU，就必須先講一下指令系統。指令系統指的是一個CPU所能夠處理的全部指
令的集合，是一個CPU的根本屬性。比如我們現在所用的CPU都是採用x86指令集的，他們都是同一類型的CPU，不管是PIII、Athlon或Joshua。我們也知道，世界上還有比PIII和Athlon快得多的CPU，比如Alpha，但它們不是用x86指令集，不能使用數量龐大的基於x86指令集的程序，如Windows98。之所以說指令系統是一個CPU的根本屬性，是因爲指令系統決定了一個CPU能夠運行什麼樣的程序。
所有采用高級語言編出的程序，都需要翻譯（編譯或解釋）成爲機器語言後才能運行，這些機器語言中所包含的就是一條條的指令。
1、 指令的格式
一條指令一般包括兩個部分：操作碼和地址碼。操作碼其實就是指令序列號，用來告訴CPU需要執行的是那一條指令。地址碼則複雜一些，主要包括源操作數地址、目的地址和下一條指令的地址。在某些指令中，地址碼可以部分或全部省略，比如一條空指令就只有操作碼而沒有地址碼。
舉個例子吧，某個指令系統的指令長度爲32位，操作碼長度爲8位，地址長度也爲8位，且第一條指令是加，第二條指令是減。當它收到一個“00000010000001000000000100000110”的指令時，先取出它的前8位操作碼，即00000010，分析得出這是一個減法操作，有3個地址，分別是兩個源操作數地址和一個目的地址。於是，CPU就到內存地址00000100處取出被減數，到00000001處取出減數，送到ALU中進行減法運算，然後把結果送到00000110處。
這只是一個相當簡單化的例子，實際情況要複雜的多。
2、 指令的分類與尋址方式
一般說來，現在的指令系統有以下幾種類型的指令：
（１）算術邏輯運算指令
算術邏輯運算指令包括加減乘除等算術運算指令，以及與或非異或等邏輯運算指令。現在的指令系統還加入了一些十進制運算指令以及字符串運算指令等。
（２）浮點運算指令
用於對浮點數進行運算。浮點運算要大大複雜於整數運算，所以CPU中一般還會有專門負責浮點運算的浮點運算單元。現在的浮點指令中一般還加入了向量指令，用於直接對矩陣進行運算，對於現在的多媒體和3D處理很有用。
（３）位操作指令
學過C的人應該都知道C語言中有一組位操作語句，相對應的，指令系統中也有一組位操作指令，如左移一位右移一位等。對於計算機內部以二進制不碼錶示的數據來說，這種操作是非常簡單快捷的。
（４）其他指令
上面三種都是運算型指令，除此之外還有許多非運算的其他指令。這些指令包括：數據傳送指令、堆棧操作指令、轉移類指令、輸入輸出指令和一些比較特殊的指令，如特權指令、多處理器控制指令和等待、停機、空操作等指令。
對於指令中的地址碼，也會有許多不同的尋址（編址）方式，主要有直接尋址，間接尋址，寄存器尋址，基址尋址，變址尋址等，某些複雜的指令系統會有幾十種甚至更多的尋址方式。
3、 CISC與RISC
CISC，Complex Instruction Set Computer，複雜指令系統計算機。RISC，Reduced Instruction Set Computer，精簡指令系統計算機。雖然這兩個名詞是針對計算機的，但下文我們仍然只對指令集進行研究。
（１）CISC的產生、發展和現狀
一開始，計算機的指令系統只有很少一些基本指令，而其他的複雜指令全靠軟件編譯時通過簡單指令的組合來實現。舉個最簡單的例子，一個a乘以b的操作就可以轉換爲a個b相加來做，這樣就用不着乘法指令了。當然，最早的指令系統就已經有乘法指令了，這是爲什麼呢？因爲用硬件實現乘法比加法組合來得快得多。
由於那時的計算機部件相當昂貴，而且速度很慢，爲了提高速度，越來越多的複雜指令被加入了指令系統中。但是，很快又有一個問題：一個指令系統的指令數是受指令操作碼的位數所限制的，如果操作碼爲8位，那麼指令數最多爲256條（2的8次方）。
那麼怎麼辦呢？指令的寬度是很難增加的，聰明的設計師們又想出了一種方案：操作碼擴展。前面說過，操作碼的後面跟的是地址碼，而有些指令是用不着地址碼或只用少量的地址碼的。那麼，就可以把操作碼擴展到這些位置。
舉個簡單的例子，如果一個指令系統的操作碼爲2位，那麼可以有00、01、10、11四條不同的指令。現在把11作爲保留，把操作碼擴展到4位，那麼就可以有00、01、10、1100、1101、1110、1111七條指令。其中1100、1101、1110、1111這四條指令的地址碼必須少兩位。
然後，爲了達到操作碼擴展的先決條件：減少地址碼，設計師們又動足了腦筋，發明了各種各樣的尋址方式，如基址尋址、相對尋址等，用以最大限度的壓縮地址碼長度，爲操作碼留出空間。
就這樣，慢慢地，CISC指令系統就形成了，大量的複雜指令、可變的指令長度、多種的尋址方式是CISC的特點，也是CISC的缺點：因爲這些都大大增加了解碼的難度，而在現在的高速硬件發展下，複雜指令所帶來的速度提升早已不及在解碼上浪費點的時間。除了個人PC市場還在用x86指令集外，服務器以及更大的系統都早已不用CISC了。x86仍然存在的唯一理由就是爲了兼容大量的x86平臺上的軟件。
（２）RISC的產生、發展和現狀
1975年，IBM的設計師John Cocke研究了當時的IBM370CISC系統，發現其中佔總指令數僅20%的簡單指令卻在程序調用中佔了80%，而佔指令數80%的複雜指令卻只有20%的機會用到。由此，他提出了RISC的概念。
事實證明，RISC是成功的。80年代末，各公司的RISC CPU如雨後春筍般大量出現，佔據了大量的市場。到了90年代，x86的CPU如pentium和k5也開始使用先進的RISC核心。
RISC的最大特點是指令長度固定，指令格式種類少，尋址方式種類少，大多數是簡單指令且都能在一個時鐘週期內完成，易於設計超標量與流水線，寄存器數量多，大量操作在寄存器之間進行。由於下文所講的CPU核心大部分是講RISC核心，所以這裏就不多介紹了，對於RISC核心的設計下面會詳細談到。
RISC目前正如日中天，Intel的Itanium也將最終拋棄x86而轉向RISC結構。 二、CPU內核結構
好吧，下面來看看CPU。CPU內核主要分爲兩部分：運算器和控制器。
（一） 運算器
1、 算術邏輯運算單元ALU（Arithmetic and Logic Unit）
ALU主要完成對二進制數據的定點算術運算（加減乘除）、邏輯運算（與或非異或）以及移位操作。在某些CPU中還有專門用於處理移位操作的移位器。
通常ALU由兩個輸入端和一個輸出端。整數單元有時也稱爲IEU（Integer Execution Unit）。我們通常所說的“CPU是XX位的”就是指ALU所能處理的數據的位數。
2、 浮點運算單元FPU（Floating Point Unit）
FPU主要負責浮點運算和高精度整數運算。有些FPU還具有向量運算的功能，另外一些則有專門的向量處理單元。
３、通用寄存器組
通用寄存器組是一組最快的存儲器，用來保存參加運算的操作數和中間結果。
在通用寄存器的設計上，RISC與CISC有着很大的不同。CISC的寄存器通常很少，主要是受了當時硬件成本所限。比如x86指令集只有8個通用寄存器。所以，CISC的CPU執行是大多數時間是在訪問存儲器中的數據，而不是寄存器中的。這就拖慢了整個系統的速度。而RISC系統往往具有非常多的通用寄存器，並採用了重疊寄存器窗口和寄存器堆等技術使寄存器資源得到充分的利用。
對於x86指令集只支持8個通用寄存器的缺點，Intel和AMD的最新CPU都採用了一種叫做“寄存器重命名”的技術，這種技術使x86CPU的寄存器可以突破8個的限制，達到32個甚至更多。不過，相對於RISC來說，這種技術的寄存器操作要多出一個時鐘週期，用來對寄存器進行重命名。
４、 專用寄存器
專用寄存器通常是一些狀態寄存器，不能通過程序改變，由CPU自己控制，表明某種狀態。
（二） 控制器
運算器只能完成運算，而控制器用於控制着整個CPU的工作。
1、 指令控制器
指令控制器是控制器中相當重要的部分，它要完成取指令、分析指令等操作，然後交給執行單元（ALU或FPU）來執行，同時還要形成下一條指令的地址。
2、 時序控制器
時序控制器的作用是爲每條指令按時間順序提供控制信號。時序控制器包括時鐘發生器和倍頻定義單元，其中時鐘發生器由石英晶體振盪器發出非常穩定的脈衝信號，就是CPU的主頻；而倍頻定義單元則定義了CPU主頻是存儲器頻率（總線頻率）的幾倍。
3、 總線控制器
總線控制器主要用於控制CPU的內外部總線，包括地址總線、數據總線、控制總線等等。
4、中斷控制器
中斷控制器用於控制各種各樣的中斷請求，並根據優先級的高低對中斷請求進行排隊，逐個交給CPU處理。
（三） CPU核心的設計
CPU的性能是由什麼決定的呢？單純的一個ALU速度在一個CPU中並不起決定性作用，因爲ALU的速度都差不多。而一個CPU的性能表現的決定性因素就在於CPU內核的設計。
1、超標量（Superscalar）
既然無法大幅提高ALU的速度，有什麼替代的方法呢？並行處理的方法又一次產生了強大的作用。所謂的超標量CPU，就是隻集成了多個ALU、多個FPU、多個譯碼器和多條流水線的CPU，以並行處理的方式來提高性能。
超標量技術應該是很容易理解的，不過有一點需要注意，就是不要去管“超標量”之前的那個數字，比如“9路超標量”，不同的廠商對於這個數字有着不同的定義，更多的這只是一種商業上的宣傳手段。
2、流水線（Pipeline）
流水線是現代RISC核心的一個重要設計，它極大地提高了性能。
對於一條具體的指令執行過程，通常可以分爲五個部分：取指令，指令譯碼，取操作數，運算（ALU），寫結果。其中前三步一般由指令控制器完成，後兩步則由運算器完成。按照傳統的方式，所有指令順序執行，那麼先是指令控制器工作，完成第一條指令的前三步，然後運算器工作，完成後兩步，在指令控制器工作，完成第二條指令的前三步，在是運算器，完成第二條指令的後兩部……很明顯，當指令控制器工作是運算器基本上在休息，而當運算器在工作時指令控制器卻在休息，造成了相當大的資源浪費。解決方法很容易想到，當指令控制器完成了第一條指令的前三步後，直接開始第二條指令的操作，運算單元也是。這樣就形成了流水線系統，這是一條2級流水線。
如果是一個超標量系統，假設有三個指令控制單元和兩個運算單元，那麼就可以在完成了第一條指令的取址工作後直接開始第二條指令的取址，這時第一條指令在進行譯碼，然後第三條指令取址，第二條指令譯碼，第一條指令取操作數……這樣就是一個5級流水線。很顯然，5級流水線的平均理論速度是不用流水線的4倍。
流水線系統最大限度地利用了CPU資源，使每個部件在每個時鐘週期都工作，大大提高了效率。但是，流水線有兩個非常大的問題：相關和轉移。
在一個流水線系統中，如果第二條指令需要用到第一條指令的結果，這種情況叫做相關。以上面哪個5級流水線爲例，當第二條指令需要取操作數時，第一條指令的運算還沒有完成，如果這時第二條指令就去取操作數，就會得到錯誤的結果。所以，這時整條流水線不得不停頓下來，等待第一條指令的完成。這是很討厭的問題，特別是對於比較長的流水線，比如20級，這種停頓通常要損失十幾個時鐘週期。目前解決這個問題的方法是亂序執行。亂序執行的原理是在兩條相關指令中插入不相關的指令，使整條流水線順暢。比如上面的例子中，開始執行第一條指令後直接開始執行第三條指令（假設第三條指令不相關），然後纔開始執行第二條指令，這樣當第二條指令需要取操作數時第一條指令剛好完成，而且第三條指令也快要完成了，整條流水線不會停頓。當然，流水線的阻塞現象還是不能完全避免的，尤其是當相關指令非常多的時候。
另一個大問題是條件轉移。在上面的例子中，如果第一條指令是一個條件轉移指令，那麼系統就會不清楚下面應該執行那一條指令？這時就必須等第一條指令的判斷結果出來才能執行第二條指令。條件轉移所造成的流水線停頓甚至比相關還要嚴重的多。所以，現在採用分支預測技術來處理轉移問題。雖然我們的程序中充滿着分支，而且哪一條分支都是有可能的，但大多數情況下總是選擇某一分支。比如一個循環的末尾是一個分支，除了最後一次我們需要跳出循環外，其他的時候我們總是選擇繼續循環這條分支。根據這些原理，分支預測技術可以在沒有得到結果之前預測下一條指令是什麼，並執行它。現在的分支預測技術能夠達到90%以上的正確率，但是，一旦預測錯誤，CPU仍然不得不清理整條流水線並回到分支點。這將損失大量的時鐘週期。所以，進一步提高分支預測的準確率也是正在研究的一個課題。
越是長的流水線，相關和轉移兩大問題也越嚴重，所以，流水線並不是越長越好，超標量也不是越多越好，找到一個速度與效率的平衡點纔是最重要的。 三、CPU的外核
1、解碼器（Decode Unit）
這是x86CPU纔有的東西，它的作用是把長度不定的x86指令轉換爲長度固定的類似於RISC的指令，並交給RISC內核。解碼分爲硬件解碼和微解碼，對於簡單的x86指令只要硬件解碼即可，速度較快，而遇到複雜的x86指令則需要進行微解碼，並把它分成若干條簡單指令，速度較慢且很複雜。好在這些複雜指令很少會用到。
Athlon也好，PIII也好，老式的CISC的x86指令集嚴重製約了他們的性能表現。
2、一級緩存和二級緩存（Cache）
以及緩存和二級緩存是爲了緩解較快的CPU與較慢的存儲器之間的矛盾而產生的，以及緩存通常集成在CPU內核，而二級緩存則是以OnDie或OnBoard的方式以較快於存儲器的速度運行。對於一些大數據交換量的工作，CPU的Cache顯得尤爲重要。 好了，看到了吧，CPU其實也就這樣，並不是很神祕。這篇文章的所有內容都不針對某一種CPU，而是適合於任何CPU，是一些最基本的CPU原理，希望能夠對你有所幫助。 | 
