上拉電阻定義：
電源到元件間的叫上拉電阻,作用是平時使該腳爲高電平地到元件間的叫下拉電阻,作用是平時使該腳爲低電平;
上拉是對器件注入電流，下拉是輸出電流;弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分;對於非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是爲集電極開路輸出型電路輸出電流通道。
上拉電阻作用：
提高電壓準位：a.當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平(一般爲3.5V)， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。b.OC門電路必須加上拉電阻，以提高輸出的搞電平值。
加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
N/A pin防靜電、防干擾：在COMS芯片上，爲了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁干擾。
電阻匹配，抑制反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
預設空間狀態/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是爲了預設缺省電位. 當你不用這些引腳的時候, 這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閒時的狀態是由上下拉電阻獲得;
提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態，或者高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出 端處於被動狀態，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
拉電阻阻值的選擇原則:
- 從節約功耗及芯片的灌電流能力考慮應當足夠大;電阻大，電流小。
- 從確保足夠的驅動電流考慮應當足夠小;電阻小，電流大。
- 對於高速電路，過大的上拉電阻可能邊沿變平緩。
上下拉電阻與gpio
gpio type 中斷，如果是高電平觸發，我覺得要使用下拉電阻，將電平鉗制在低電平。 如果是低電平觸發，我覺得要使用上拉電阻，將電平鉗制在高電平；
上拉電阻（或者下拉電阻）不能太大，也不能太小，應該被設計成一個適當的值，讓電路可以正常的工作。上拉（或者下拉）可能是chip內，也可能是chip外的；
如果gpio中斷內部使用了下拉電阻，如果外部在使用下拉電阻，會使pin腳的輸入電阻變低，有可能高電平信號拉不起來。