1mil=0.0254mm
L鍵的設置可以暫時去掉報錯，T+M也可以暫時消除報錯提示
報錯的位置右鍵-》violations可以查看錯誤原因
shift+S 單層顯示，再按一次取消單層顯示
絲印一般尺寸，高度0.8mm，線寬0.15mm
出現Unkonown pin的原因：軟件認爲PCB和原理圖的網絡重複，解決方案：
（1）按照百度經驗https://jingyan.baidu.com/article/9f63fb91b1d4dbc8400f0e3a.html成功解決
（2）在PCB文件中，選擇Design-Netlist-Clear all nets，注意是Clear all nets 而不是 clean all nets ，第一次試時選中clean . 結果還是出錯了
（3）選擇Design - Classes - Components Classes 中以PCB文件名命名的類文件刪除
（4）然後再回到原理圖中Upadate PCB
（5）在原理圖新加入器件並更新時，validate 就會出現這樣的問題，這其實就是PCB與新的原理圖網絡不匹配所致，不用管Validate報的錯誤，直接Excute Changes，在PCB裏生成器件就好了
自動對齊相同封裝的元器件
參照百度經驗https://jingyan.baidu.com/article/0320e2c1de8c1d1b87507be7.html
晶體振盪器周圍PCB的佈局建議
1.外部雜散電容和電感要儘量小（什麼是雜散電容和電感）
2.走線越短越好
3.接地平面用於信號隔離和減少噪聲，晶振下的接地面不要覆蓋整個PCB板（這點不太明白）
4.輸入和輸出儘量遠離
5.供電端接去耦電容
實現信號線過孔屏蔽的方法
百度文庫經驗https://wenku.baidu.com/view/5182441b3186bceb18e8bb10.html?qq-pf-to=pcqq.c2c
射頻信號線過孔屏蔽，過孔的間距，以及兩面地與傳輸線的距離的安排
參照百度知道的回答https://zhidao.baidu.com/question/752466237164795844.html
CSDN更爲詳細地解答https://blog.csdn.net/qq_42053636/article/details/80458710
總結下，就是屏蔽孔之間的間距應該小於二十分之一的波長，一般是60-70mil,也就是1.52mm-1.778mm,這個值所對應的自由空間的波長應該是8.4GHz-9.8GHz。小於這個頻率的應用應該都適用。另外信號線周圍的鋪銅與信號線距離大約爲20mil-35mil，也有人說是板厚的兩倍左右。
AD的自動佈線功能
https://jingyan.baidu.com/article/47a29f242d710cc014239900.html
AD keepout 打孔
http://bbs.elecfans.com/jishu_500298_1_1.html
Altium Designer 覆銅與導線或過孔的間距設置
https://jingyan.baidu.com/article/3052f5a1dc8f1f97f31f86ba.html
新版本AD18不會敷銅自動更新，敷銅rebuild功能
CSDN答案https://blog.csdn.net/yueniaoshi/article/details/68650941
AD18旋轉器件
https://www.pcbbar.com/thread-9205-1-1.html
AD18設置原理圖大小
原理圖右側-properties