怎麼降低集成電路的功耗

功耗:功率的損耗。指設備,器件等輸入功率和輸出功率的差額。

功耗一般分爲兩種,來自開關的動態功耗(電容充放電),和來自漏電的靜態功耗。

1、使用MOS管門電路,儘量少使用TTL門電路。

2、給電路設置休眠,待機狀態,能夠進入省電模式。

3、將電路設計最簡化。模塊分佈合理,減少佈線。

4、降低工作頻率。

SOC低功耗設計

動態功耗管理的思想是有選擇的將不被調用的模塊掛起,從而降低功耗。

靜態功耗管理是檢測的整個系統的工作狀態,而不是針對某個模塊,如果系統在一段時間內一直處於空閒狀態,則靜態功耗管理就會把整個芯片掛起,系統進入睡眠狀態,以減少功耗

軟件代碼優化:

使用算法儘量簡單。訪問寄存器比訪問內存用的功耗少,合理利用寄存器較少對內存的訪問。

低功耗設計的主要方法:

1、並行結構,可以降低工作頻率,同時電源電壓可以降低。

2、流水結構,插入寄存器降低組合路徑的長度,達到降低功耗的目的。

3、編碼優化,採用獨熱碼,格雷碼,降低功耗,較少信號的跳變次數。

4、門控時鐘

5、存儲分區訪問,只有被訪問的存儲器工作,其它存儲器不工作

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章