數字邏輯課設(數字電子鐘)

做了快一個星期的數字邏輯課設,存手動連線,雖然年那塊還沒有做完 ,但是文章提供了思路,本文的重點是後面的問題解決

 

傳統習慣,先上圖 

 

設計要求:
1).設計一個能顯示日期、小時、分鐘、秒的數字電子鐘,並具有整點報時的功能。 
2).由晶振電路產生1HZ標準的信號。分、秒爲六十進制計數器,時爲二十四進制計數器。
手動校正時、分時間和日期值。


用到的元件:

7SEG-BCD 一位顯示屏
74LS00 二與非門
74LS04 非門
74LS10 三與非門
74LS11 三與門
74LS163 四位二進制可預置的同步加法計數器 
AND 與門
AND_3 三與門
AND_4 四與門
AND_5 五與門
AND_8 八與門
BUTTON 按鈕
BUZZER 蜂鳴器
LOGICTOGGLE 邏輯觸發
NAND_2 二與非門
NAND_3 三與非門
NAND_4 四與非門
NAND_5 五與非門
NAND_8 八與非門
NOR_3 三或非門
NOT 非門
OR 或門
OR_3 三或門
OR_4 四或門
RES 電阻

設計報告(以下七點)

1.摘要(本設計要點):
本設計要求設計數字電子鐘,月份,日期,時分秒的進制都要考慮清楚,在考慮日期時要注意月份和日期都是從一開始的,要求整點報時以及手動校正時間.
2.設計方案論證與選擇,理論依據
都使用了74LS163元件進行進制計數,低位高位共同控制進行預置和清零的操作.
3.實現設計方案的原理框圖,系統結構圖,明確功能劃分。
手畫即可
4.單元電路設計,包括元器件選擇和相關電路參數設計和計算.
都使用了74LS163元件進行進制計數,低位高位共同控制進行預置和清零的操作.然後每一部分到達最高進位時會爲下一部分的低位開始計數.
5. 運行效果或仿真效果。
截圖

 

6.本設計的收穫與體會

端口基礎知識:
*MR端--復位端,計數器輸出全0,包括進位錯位.
*LOAD端--有此使能端說明此計數器有預置輸入端,可預置輸入計數起始值,即計數器可以不從0開始計數,LOAD端使能就是要加載預置輸入值,簡單說就是什麼時候重新計數控制端.
*ENP和ENT全名叫ENABLE P,ENABLE T,中文名叫使能端,ENABLE P,ENABLE T兩個輸入端輸入同時爲高時才能進行計數,兩端接高電平就始終計數,要想控制計數加邏輯門,或用單片機控制計數. 

問題解決:(全文重點)
①月份一開始如何顯示1而不是顯示0:
判斷00000000信號時接入ENT,ENP端使其變爲1(八個非門連起來,然後接到8與門上)
②大月,小月,二月的天數控制:
因爲小月相對少一些,所以當小月(即4,6,9,11)的時候用或門連起來再用與門連起來,接到日期的LOAD端去,二月一樣原理,當大月時就是前兩種情況的或起來的非
③關於9和59的衝突問題
這個問題就是比如說困擾了我好久,比如說當8分59秒時,到九分時只會閃爍一下便會跳到十分鐘去,然後問了老師說是當低的那一部分(秒)到達59時會給高的那部分(分)的低位置入一個上升沿,而高部分的低位也會有到9會有一個上升沿(就如同9秒到10秒)所以要加一個條件:9分的時候不要進位,9分59秒都滿足才進位,時和日,月,年同理可解決類似問題.
④蜂鳴器
使用BUZZER元件,注意將屬性調爲0.2V,然後一端高電平一端低電平即可使用,比較簡單,在我的電路中是在00時00分00秒開始響,然後10秒後停止,注意把頻率調低才能聽到.別拿着頻率調到2000多然後還問我爲什麼不響,2000頻率十秒只相當於0.005秒,你能聽到就怪了.
⑤校正器
用到BUTTON接到高電平以及用一個或門與時鐘連起來,當按鈕按下的時候爲高電平,相當於直流電,始終肯定不變,當按鈕不按下時正常計數器計時.
⑥平年和閏年
閏年是能被4整除,但不能被100整除或者能被400整除這個不太好想,但是可以憑藉規律來解決,但考慮千位(先不管百十個位)是肯定能被4整除的,同理百分位也不用考慮,所以咱們只考慮十位和個位,當十位爲1,3,5,7,9時(即低位Q0有信號)時,個位爲2或者6能被4整除,當十位爲偶數時(不連0),個位爲0,4,8滿足,當十位爲0時,00肯定不行,因爲能被100整除,04,08可以,所以所有情況用與門或門鏈接起來就做出來了(因爲線太多,我到最後沒有地方連線了)
 

 

 

 

 

 

 

 

 

 

 

 

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章