今天在進行原理圖繪製完成後，對其進行編譯，發現出現好多相同的錯誤：“signal ... has no driver”，“signal ... has no load”，找了很久，沒有發現什麼錯誤。百度一番發現：原來，我開始只是新建了一個schematic文件，即單單是對一個sch文件進行編譯，所以，出現了前述的error！
解決方法：
將schematic原理圖添加到某工程，再編譯就不會出現那些error了。
Tips：
解法一：你使用的元器件對應的引腳是輸入的，可以改變原理圖中對應元器件的引腳屬性解決。
解法二：在Altium Designer中,軟件會檢查你的輸入管腳有沒有連,這樣的好處是提醒畫圖的人還有輸入管腳是懸空的。我們知道,在電路系統中,大部分輸入管腳是不允許懸空的。所以建議畫圖的人在做原理圖庫的時候儘量把元件管腳的屬性加上,這樣可以不讓自己出錯。如果有輸入哪個管腳必須懸空的話,可以在上面添加忽略ERC檢查（如下圖所示），這樣編譯的時候就沒有警告了!
解法三：在做元件封裝的時候，管腳的electrical type有很多選擇，一般情況下，選擇passive就沒事了
解法四：設置屬性。在Project-Error Reporting-Violations Associated with Nets
Signals with no driver中,選擇no report。
