使用/dev/ 字符設備加載比特流本文參考：https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841750/Solution+Zynq+PL+Programming
使用FPGA Manager加載比特流參考：
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841645/Solution+Zynq+PL+Programming+With+FPGA+Manager
如有錯誤之處還請不吝賜教！
軟件版本：Vivado 2018.2 ，Ubuntu 16.04
本文主要將如何使用FPGA Manager加載比特流
1、Vivado 2018.2生成.bit比特流，進入到/runs/impl_1/ 查看是否生成.bit文件
2、在/runs/impl_1/ 中新建Full_Bitstream.bif ,並將在此文件下輸入以下內容：
all:
{
design_1_wrapper.bit /* Bitstream file name */
}
其中 design_1_wrapper.bit 爲你的.bit的文件路徑，建議這裏改爲全路徑如D:\project\prj1.runs\impl_1\design_1_wrapper.bit
3、在vivado tcl命令行中運行Full_Bitstream.bif 生成.bit.bin文件，運行命令如下所示：
bootgen -image Full_Bitstream.bif -arch zynq -process_bitstream bin
其中Full_Bitstream.bif爲你的Full_Bitstream.bif文件所在位置，可以輸入全路徑。
4、最後在/.runs/impl_1/裏生成.bit.bin文件，將此文件拷貝到zynq的文件系統，之後加載比特流如下所示：
echo 0 > /sys/class/fpga_manager/fpga0/flags
mkdir -p /lib/firmware
cp /media/design_1_wrapper.bit.bin /lib/firmware/
echo design_1_wrapper.bit.bin > /sys/class/fpga_manager/fpga0/firmware
出現fpga_manager fpga0: writing system_wrapper.bit.bin to Xilinx Zynq FPGA Manager 比特流便加載成功。