在Verilog中存在着4種類型的循環語句,用來控制執行語句的執行次數。
1)forever語句: 連續執行的語句。
2)repeat語句: 連續執行n次的語句。
3)while語句: 執行語句,直至某個條件不滿足。
4)for 語句: 三個部分,儘量少用或者不用for循環。
各語句的格式與注意事項:
1)forever格式:
forever 語句;
或:forever begin 多條語句 end
常用於產生週期性的波形,用來作爲仿真測試信號。它與always的不同之處是不能獨立在程序中,必須寫在initial塊中。
2)repeat格式:
repeat(表達式) 語句;
或:repeat(表達式) begin 多條語句 end
在repeat中,其表達式常爲常量表達式。(可實現乘法器P60)
3)while格式:
while(表達式) 語句;
或:while(表達式) begin 多條語句 end
4)for的格式:
for(表達式1;表達式2;表達式3)
語句;
執行過程與 c 語言中的for循環相同,注意表達式之間要用分號分割。