display:Displayport概念簡述

介紹

標準定義了一個可擴展的數字顯示接口,具有可選的音頻和內容保護功能,可廣泛應用於PC和消費電子(CE)設備。該接口設計支持1.內部芯片到芯片        2.外部盒到盒的數字顯示連接。
潛在的內部芯片到芯片的應用包括在筆記本電腦中使用圖形控制器驅動面板,以及在顯示器或電視中使用顯示控制器驅動顯示組件。
用於顯示端口的盒對盒應用程序示例包括pc與監視器、投影儀和電視顯示器之間的顯示連接。
DisplayPort也適用於消費類電子設備之間的顯示連接,如高清光盤播放器、機頂盒和電視顯示器。

Table 1-1: List of Acronyms Acronym                                                        Stands                                                        For:                                                        ACT Allocation Change Trigger 
API Application Programming Interface. 
AUX Auxiliary                                         
BER Bit Error Rate 
bpc Bits Per Component 
bpp Bits Per Pixel 
BE  Blanking End
BS  Blanking Start
CDR Clock and Data Recovery 
CEA Consumer Electronics Association 
CP  Content Protection
CVT Coordinated Video Timings (VESA) 
DB  Data Byte                                            
DDC/CI Display Data Channel/Command Interface (VESA) 
DPCP DisplayPort Content Protection 
DPCD DisplayPort Configuration Data  
DJ Deterministic Jitter
DMT Discrete Monitor Timing (VESA) 
DP DisplayPort (VESA)                                            
DPCD DisplayPort Configuration Data
DP_PWR DP Power
eDP Embedded DisplayPort (VESA) 
ECC Error Correcting Code 
ECF Encryption Control Field 
E-DDC Enhanced Display Data Channel (VESA) 
EDID Extended Display Identification Data (VESA) 
EOS Electrical Over-Stress
EMT End of Message Transaction
ESD Electro Static Discharge                                          
FAUX Fast AUX 
GPU Graphics Processor Unit 
GUID Globally Unique ID                                        
HB Header Byte                                            
HBR High Bit Rate (2.7Gbps per lane) 
HBR2 High Bit Rate 2 (5.4Gbps per lane) 
HDCP High-bandwidth Digital Content Protection 
HPD Hot Plug Detect 
I2C Inter-IC                                            
IRQ Interrupt Request
ISI Inter-Symbol Interference                                             
LFSR Linear Feedback Shift Register. 
lsb Least Significant Bit 
LPCM Linear Pulse Code Modulation 
LVP Link Verification Pattern 
Maud M value for audio
MCCS Monitor Control Command Set (VESA) 
msb Most Significant Bit
MOT Middle Of Transaction 
MST Multi-Stream Transport 
MTP Multi-stream Transport Packet                                         
MTPH Multi-stream Transport Packet Header 
Mvid M value for video 
Naud N value for audio
nb Nibble                                              
Nvid N value for video 
NORP Number Of Receiver Ports 
OCP  Over Current Protection                                          
OUI  Organizational Unique ID
PB   Parity Byte                                             
PCB Printed Circuit Board 
PRBS Pseudo Random Bit Sequence 
RBR Reduced Bit Rate 
RG  Rate Governing                                           
RGB Red Green Blue                                         
RJ  Random Jitter                                             
RTL Register Transfer Level                                         
RX  Receiver                                           
SDP Secondary-Data Packet                                          
SE  SDP End                                            
SF  Stream Fill                                             
SR  Scrambler Reset                                            
SS  SDP  Start                                             
SSC Spread Spectrum Clock 
SST Single-Stream Transport                                           
TCON Timing Controller
TDR Time Domain Reflectometry 
TIA Timing Interval Analyzer 
TIE Timing Interval Error 
TJ  Total Jitter
TU  Transfer Unit                                            
TX  Transmitter 
UI  Unit Interval                                             
VB-ID Vertical Blanking ID 
VESA Video Electronics Standards Association 
VHDL Very high speed integrated circuit Hardware Description Language

 

鏈路層

介紹配置和管理協議,數據的傳輸[host->display]轉發傳輸通道以及輔助雙向通道,包括SST[single steam transport]以及MST[multi-stream transport]

物理層

物理層部分描述了顯示端口發射機和接收機實現的電氣要求。它還定義了所需的電路和編碼方法,用於通過電纜或線路板跟蹤在顯示端口鏈路層之間來回傳輸數據

DPCP對應的是link policy marker,描述的是接收方的能力;EDID對應的是stream policy marker,描述的是接收設備。
link/stream policy marker分別管理對應的link和stream;流策略制定者管理流的傳輸。鏈接策略制定者管理鏈接並負責保持鏈接同步。

Displayport 組件

Displayport link,連接source和sink的通路,包含:Main link[不同的位寬,最多4lane,主要數據包傳輸] + Aux Channel[訪問DPCD與EDID的專用鏈路] + HPD channel[hot-plug檢測]

Main link用於傳輸視頻和音頻的數據路,main link由多個同時運行的單向串行數據通道組成,一般來說,最多由4條數據通道組成。在標準DisplayPort連接中,每個通道都有一組專用的雙絞線,並使用差分信號在整個通道上傳輸數據。這是一個自計時系統,因此不需要專用的時鐘信號通道。當建立連接時,DisplayPort Mainlink使用的傳輸模式由Source設備和Sink設備通過稱爲Link training的過程進行協商。此過程確定連接的最大可能速度。例如,如果DisplayPort電纜的質量不足以可靠地處理HBR2速度,則DisplayPort設備將檢測到該情況並切換到較低的模式以保持穩定的連接。[聽起來和usb的連接方式有點像];在視頻消隱間隔(視頻數據的每一行和每一幀之間短暫的停頓)期間,音頻數據通過主鏈路傳輸。

AUX(Auxiliary)的用途包括讀取擴展顯示識別數據(EDID),以確保DP信號的正確傳輸;讀取顯示器所支持的DP接口的信息,如主要通道的數量和DP信號的傳輸速率;進行各種顯示組態暫存器的設定;讀取顯示器狀態暫存器。DisplayPort AUX通道是半雙工雙向數據通道,用於由設備製造商自行決定是否使用視頻和音頻以外的其他附加數據(例如I2C或CEC命令)

 

數據位寬計算 

A resolution can be supported only if the pixel stream BW is less than or equal to link symbol BW
Pixel stream BW = pixel clock * bpp / 8
Link symbol BW = link symbol clock * number of lanes

4K@30fps with 24bpp is supported by 2.7Gbps link @ 4 lanes but 30bpp requires 5.4Gbps link @ 4 lanes

Pixel clock for 4K@30fps is 297MHz
At 24bpp color depth, the pixel stream BW is 297*24/8 = 891 MBps
At 30bpp color depth, the pixel stream BW is 297*30/8 = 1113.75 MBps

For a 2.7Gbps link with 4lanes,
Link symbol clock = link rate * efficiency = 2700Mbps * 0.8
Converting to MBps, link symbol clock is 270MBps
Link symbol BW is 270 * 4 (lanes) = 1080 MBps
Similarly, link symbol BW for a 5.4Gbps lane with 4 lanes is 2160 MBps

MST vs SST 

 通過將多個視頻流多路複用爲一個流並將其發送到分支設備,該設備可以從源設備上的單個DP端口驅動多個獨立的顯示器,然後將其解複用爲原始流。分支設備通常以MST集線器的形式出現,該MST集線器插入單個DP輸入端口並提供多個輸出,但也可以在顯示器上內部實現,以提供用於Daisy-chaining的DP輸出端口,從而有效地嵌入顯示屏內部的2端口MST集線器

 

aux通道和hpd線構成了MST鏈路管理的邊帶通道

邊帶消息是用來檢測拓撲的

設備由GUID和相對地址唯一標識

GUID幫助識別拓撲中的並行路徑和循環,並採取糾正措施

目的和元數據在邊帶消息頭中編程

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章