半導體特徵循環與可重構芯片
2008-07-06 21:45:17 作者：許居衍,尹勇生 來源：互聯網
1 引言
1965 年，摩爾用三個集成電路產品集成度隨時間的增長數據，外加1959 年的晶體管（集成度爲1）和1965 年預計可推出的實驗室產品（有64個元件），用半對數座標，外插預測到十年後集成電路的集成度將達到65,000個元件。1975年預測成真，隨後被稱爲"摩爾定律"。近40 年來，"摩爾定律"作爲半導體發展的指南針對整個產業的發展產生了重大影響。由此我們可以體會到總結規律、預測發展的重要意義。半導體產品是半導體技術的載體，也是半導體經濟的體現。因此，總結半導體產品的發展規律，就成爲另外一個重要的課題。
2 牧村浪潮與半導體產品特徵循環
2.1 牧村浪潮
1987 年， 原日立公司總工程師牧村次夫（Tsugio Makimoto）提出半導體產品沿着"標準"與"定製"交替發展，每十年波動一次的思想，並1991年[2]第一次發表在Electronics Weekly上，稱之爲"牧村浪潮"（Makimoto's Wave）。當時，他總結與預測的時間尺度爲1957-2007 年，共五次波動，如圖1（上圖）所示。2001 年（一說2002年）[3]他根據新的發展形勢，在原循環圖上又增加了一個以SoC/SiP（System on a chip/system in a package）爲特徵的定製波動，時段爲2007-2017年，如圖1（下圖）所示。近年來可編程芯片的高速發展，驗證了"牧村浪潮"的正確性，因而得到Xilinx、Altera等可編程芯片商的響應，反響頗大。德國Kaiserslautern大學Hartenstein教授甚至把"牧村浪潮"稱爲"牧村定律"，認爲在半導體技術逼近其極限的情況下，"牧村定律"完全可以成爲超過摩爾定律的一張王牌，半導體技術也只有依靠"牧村定律"才能維持其高增長的創新速度。
2.2 半導體產品特徵循環
1987 年，我們採用中德電子週報告會一篇有關半導體產品製造與應用的交叉分類方法（分爲通用標準、專用標準、通用定製和專用定製四類），從"造"與"用"的對立統一運動出發，以"應用"爲矛盾的主要方面，總結出了半導體產品主要特徵將沿着"通用"與"專用"循環波動，每十年一次，見圖2（上圖）。這一提法於1990-91 年在童志鵬院士組織編寫《未來軍事電子》[5]一書時，以"硅微電子產品史上的六次波動2"爲子節編入。考慮到產品成熟應用並形成主流又比技術本身遲後十年，因而六次波動所對應的時間分別爲1958-1968 年（半導體分立器件）、1968-1978（電視、音響等專用標準產品ASSP ）、1978-1988 （ 微處理器MPU ）、1988-1998（掩膜編程等專用電路ASIC）、1998-2008（用戶可編程等電路FPGA）和2008-2018(片上集成系統SOW-亦即現在講的SOC)，並與本書的另一子節"硅微電子發展史上的七次浪潮"（1948-58，晶體管；1958-68，SSI/MSI；1968-78，LSI；1978-88，VLSI；1988-98，ULSI；1998-2008，GLSI；2008-18，WSI）按產品成熟應用滯後技術十年的關係，在時間上一一對應起來。其中第七次浪潮（2008-18 年）所對應的通用波動（第七波），當時由於尚難確定其應用特徵，因此用" ?"表示。在2000 年[6]我們拉直了這個問號，指出其主流產品爲多功能芯片（MFIC），稍後更名爲"用戶可重構SOC"（U-SOC），而第六波則明確爲嵌入式編程芯片（EBIC），如圖2（下圖）所示。
2.3 比較
如上所述，我們提出的"產品特徵循環"與牧村先生的"浪潮"在前六個波動大致相同。但是，我們預測時段比牧村長20 年、多兩個波動[5]。其中第六個（專用）波動，牧村先生到2001 [3]（或2002）年時也纔在他的"浪潮"修正中，補充了進去。我們當時用SOW（System on a Wafer）表徵第六波主流應用產品，SOW就是現在講的SOC；牧村先生則以SoC/SiP爲表徵。
其次，我們當時就同時預見到第七波（通用）的可能。但從目前收集到的資料看，第七波是否存在還有分歧：牧村先生在2003 年[4]再度修正的報告中，仍然僅僅提到第六波（定製），而Hartenstein教授則明確表示不再有新的波動了[7]。我們從他對"牧村浪潮"波形的修正中（見圖3）可以看到，他把第五波（標準）的主流產品可編程改成了可重構，並把第六波（定製）修改爲半淺波，以粗粒度可編程芯片爲主特徵。從此可以猜想到，他或許認爲第五波就開始了可重構特徵，而第六波不過是第五波的一個過渡而已。Hartenstein教授在可重構計算（Reconfigurable Computer）方面深有研究，他的看法是否有道理，要在今後的發展中判斷。我們之所以認爲還存在第七波（通用），當時僅從發展規律上考慮到與微電子技術發展中的第七次浪潮（2008-2018，或許是傳統硅微電子技術的最後一個浪潮）相呼應[5]。隨後,我們從技術本身發展上認識到，可重構計算是一個難度頗大，涉及面甚廣的課題，儘管當前很多人在研究，但是無論在器件結構、系統結構還是在設計方法學方面，均存在不少問題，仍有很長的路要走。我們相信，可重構計算技術的發展，終將推動主流應用進入U-SOC通用波動，僅僅通過對"毛坯芯片" (Raw Chip)的配置編程就可以得到用戶自定義的功能電路，從而引導半導體產業結構演變，促進不做芯片設計而專事芯片應用創新的Designless 商業模式的新興起[8]。
另外，兩者在在時間軸上也不盡相同。其一，起點我們之所以定於1958、1968......是考慮到雖然晶體管的發明時間是1947 年12 月，但申請專利則在1948 年，而且遲到1956 年晶體管主要發明人肖克萊纔開始創辦公司（日本公司也大約在此時間裏纔開始把晶體管用於收音機）。因此，晶體管成熟應用併成爲主流約在1958-1968 年間；起點爲1958年。同樣，1958 年9 月TI公司Jack S Killby發明臺式鍺集成電路，1959 年1 月Farchild公司Robert Noyce發明硅平面集成電路，他們兩人的專利申請分別遲到1964(Killby)年和1961 年(Noyce)才獲得授權。因此，中、小規模集成電路作爲專用標準產品(ASSP)應用於電視、音響併成爲主流則大約位於1968-1978 年間；起點爲1968 年。其他波動循環的主流產品與技術出現的時間對應關係，也大致如此。這裏需要特別提出的是，1980 年代中出現的可編程器件（如FPGA），只是在1990 年代才逐漸成熟，並在規模應用與生產中，顯示出價格優勢而對ASIC形成壓力。這個事實表明，產品特性循環所預示的可編程器件成熟應用併成爲主流的時間段(1998-2008)是正確的。據此，我們確有充分理由相信，嵌入式系統級芯片成熟併成爲主流的時間段爲2008-2018，以及隨後第七波(2018-2028)存在的合理性與合乎規律性了。ISuppli也認爲牧村浪潮已經走到盡頭，新一輪的"標準"波動繼續驅動半導體工業增長[9]。其二，終點我們預測在2028 年，這跟我們早年關於傳統硅的生命曲線研究有關。研究表明，基於近平衡態物理的硅微電子技術將於2014-2017 年進入其S曲線的拐點，發展速度明顯放慢摩爾定律失效。這時，硅微電子的創新則主要依賴於芯片設計方法學的進步[10]。
3 特徵循環與可重構芯片
"用"與"造"的對立統一律是包括可重構技術在內的硅產業發展的一個主線索。目前，應用需求推動SOC 市場產值正在以頗高的速度增長。在這種發展背景下，至少突出了兩對難以逾越的、規律性的矛盾：其一是大家所熟知的"產品複雜度日益上升"與"產品價格日益下降"的矛盾；其二是正在逐漸被大家所感知着的矛盾，即在"個性化"要求這個永恆"定律"的發展中，出現了"應用市場日益分散"與"產品開發費用日益增大"的矛盾。面對這兩個矛盾，需要對產品體系結構及其設計方法進行革命性的改造，力爭把"定製"與"大規模生產"兩個相互矛盾的事物協調起來，實現"大規模定製生產" （Mass Customization）。可重構技術能夠滿足這一要求，因此在半導體產品中採用可重構技術是符合發展潮流的。
產品特徵循環(圖2)共歷三個專用和四個通用波動。十分有意義的是，從中我們看到了辯證思維的足跡。首先，三個專用波動的主流產品分別是分類應用的ASSP、爲某個應用定製的ASIC 和製造後可在一定應用領域再定義的ASPP，ASPP 是ASSP 的螺旋"復歸"。其次，前三個通用波動期的主流產品分別是功能單一的半導體分立器件(Tr)、通過順序指令存儲編程達到通用的微處理器(MPU)和通過硬佈線編程達到通用目的現場可編程器件FPGA。
從MPU 的"軟"編程到FPGA 的"硬"編程看，一個邏輯的發展應是"硬"、"軟"均可編程，即算法可編程、可重構器件也可編程的U-SOC。從另一個角度看，產品特徵循環還歷經了三個半循環，我們進一步討論其最終將過渡到U-SOC 的演變規律。
第一個通用與專用循環(1958-1978)的主流應用產品是Tr和中小規模ASSP。其特點是純硬件設計，即用構築特定物理空間的方法來實現既定算法。第二個循環(1978-1998)的主流產品是MPU以及爲提高MPU(如加速部件)信息系統性能的ASIC。其根本特點是基於順序存儲的軟件編程，即通過指令在時間上的順序執行來實現既定算法。在這一時期內，基於馮·諾依曼架構的計算機及其相應軟件迅猛發展，形成了歷史上獨特的Wintel聯盟及其長期壟斷格局，使集成電路和軟件成了信息通信技術(ICT)的支柱產業。第三個循環(1998-2018)主流產品是FPGA和由此推動發展中的嵌入式可編程SOC之類的ASPP。其特點是將在時間上的順序指令編程以及在空間上的器件重構融合在一起來實現既定算法。這大大提高了傳統軟件的運行效率，提高了信息系統的性能，從而使集成電路設計步入軟件設計[11]階段。第四個循環的上半個週期(2018-2028)則將在上一循環的發展與演變中，通過繼承、創新已有成果，逐步完善物理空間可重構的算法與實現方式，成爲對第一個循環的"復歸"，螺旋上升到可自主動態重構的低功耗、高效率、低成本的配置流（Configuration Stream）系統結構。從而過渡到我們早先提出的MFIC或稍後更名的U-SOC爲特徵的通用波動。
上述種種分析表明，可重構芯片的涌現符合半導體特徵循環規律，它發展成爲未來的主流產品有其內在的必然性。下面重點談談可重構計算的現狀和存在的問題。
3.1 可重構計算
早在1963 年Estrin就在文獻[12]中提出了可重構計算（RC, Reconfigurable Computing）的概念，但是直到20 世紀80 年代中期RC才隨着FPGA技術的逐漸成熟而重新成爲研究熱點。可重構計算一詞是指集成了某種形式可編程硬件的系統，該可編程硬件的功能可以通過一系列定時變化的物理控制點來定義。這是目前在學術研究中被普遍使用的一種描述。
首先，作爲一個完整的系統，可重構計算的研究範疇不但要涉及系統結構、器件構成（可以稱之爲"類硬件" ，其配置內容可以稱爲"配件"，它們共同代替傳統的硬件），還包括"配件"及"配件"的調度碼（可以認爲是軟件），研究如何生成高效的"配件"以及如何調度"配件"來完成計算的可重構設計方法學也是值得研究的重點。其次，作爲體現可重構特性的關鍵，改變或者配置可重構器件的功能可以通過兩種方式實現：一種是重構互連資源，比如可以採取傳輸門方式或多路選擇器方式；另一種是重構處理單元，比如可以採取算數邏輯單元（ALU）、查找表（LUT）和多路選擇器（MUX）等方式。目前，大多數的可重構器件中的物理控制點或編程位是連接到SRAM 的，並通過編程SRAM來配置可重構器件，即所謂的基於SRAM 編程。
可重構計算是一種嶄新的基於配置流的計算方式。馮·諾依曼機器順序執行指令的控制流方式限制了最大限度地發掘計算的並行性，在數據流計算機的發展逐漸式微的趨勢下，可重構計算有望承擔起突破順序指令對開發並行性制約的重任。數據路徑（"類硬件"，通常組織爲陣列形式）的任意重構性是可重構計算這種求算方式的立足點，"類硬件"的可變性能夠去除傳統算法對硬件的依賴性，允許算法使用數據路徑中任意可得到的處理單元求算，從而破除受硬件限制而產生的指令順序性，更大限度地開發計算並行性。
3.2 可重構計算的發展現狀及存在的問題
根據可重構處理單元數據路徑的位寬，可重構系統可以分爲粗顆粒度（Coarse-Grained）和細顆粒度（Fine-Grained）兩大類。粗顆粒度結構在靈活性上比細顆粒度結構（如FPGA）要差一些，但是粗顆粒度有以下優點：只需要較少的配置數據；數據以字而不是以位爲單位在佈線資源上傳輸，因此只需要較少的控制信號。這些優點使得快速加載配置數據成爲可能，從而能夠支持動態可重構。
從可重構系統的基本執行模型上來看，可以根據配置動作發生的時間分爲編譯時（Compile-time）和運行時（Run-time）可重構，也可以叫靜態和動態可重構。前者採用靜態實現方法，每個應用程序只包括一段配置內容，每次程序執行只配置一次；相反，後者採用一種動態的實現方法，每個應用程序包括多個配置內容，程序執行一次要進行多次配置操作。當單次配置不足以重構整個可重構器件或者只需要配置全部可重構器件中的一部分時，可以採用部分可重構（Partial-Reconfigurable）策略，部分可重構屬於運行時可重構。而流水線可重構（Pipeline Reconfigurable）與部分可重構很相似，只是其配置操作以流水線分段爲單位，一次配置一個或者多個流水線段所需要的硬件。
雖然有關可重構計算的研究得到了越來越多的重視，學術界和產業界也都在探索中研製出了各種可重構系統，但仍然有若干問題等待解決。目前可重構器件的規模已經可以達到百萬門級，但可重構計算的應用仍然有限，不是應用在某些特殊領域（面向有限算法集）就是作爲ASIC 的快速原型以爭取上市時間。導致這種局面的主要原因在於缺乏統一的計算模型（包括理論模型和物理模型）。沒有統一的可重構計算模型就使得應用受資源容量固定的限制並且軟硬件不能向上兼容。這會縮短軟件和硬件的生命週期，造成巨大浪費，並且難於利用因微電子技術進步而帶來的更多可重構資源，最終會限制可重構計算的廣泛應用。
（目前,可重構計算技術的應用十分的廣泛！！！！！！）
因此，人們一直在積極尋找合理的可重構計算模型，或者模型的某一方面特性。比如，針對系統受資源容量固定限制的問題，有人提出了虛擬硬件（Virtual Hardware）的概念，即通過分時複用可重構器件而達到用有限硬件資源實現無限算法資源需求的目的。虛擬硬件體現爲運行時可重構技術，也是其基本出發點。
但是運行時可重構方式又帶來若干問題。首先，配置和執行之間爲串行操作，配置引起的延遲會加入整個運算時間。其次，在器件重新配置之前必須保存上次運算的中間結果，這不僅需要額外的存儲器，訪問存儲器的時間開銷也較大。爲此有人又提出了採用增量可重構技術的流水線可重構，它通過增量重構（Incremental Reconfiguration）達到配置與執行並行操作的目的，同時也不需要額外的存儲器來保存中間結果。
到目前爲止，大部分可重構系統都面向具有局部相關關係的線性遞推運算（計算密集型應用）。這一類應用的共同特點是同一算法的大量運算步之間具有很大結構相似性，這樣在運行時對可重構器件進行全部重構就顯得沒有必要，同時多餘的重構操作還會帶來額外的功率消耗。因此，引入部分可重構技術對減少配置時間和降低配置功耗也都有積極意義。
（針對多媒體算法的可重構芯片！！！！！！！！！！！）
3.3 可重構產品的未來
由於傳統計算模式的深入人心以及任何新事物都要在繼承的基礎上創新和發展，當前可重構計算的研究普遍集中在馮·諾依曼計算機與"類硬件"集成的混合式（Hybrid）模式上（或者說是基於指令流與基於配置流的混合計算模式），不過我們相信，隨着時間的推移，混合式結構終將完成向完全脫離主機干涉的自主式可重構（ Self Reconfigurable）結構過渡，從而完成對半導體特徵循環中第一個循環的螺旋式"復歸"，屆時的主流半導體產品將以基於配置流的U-SOC 爲特徵。
實際上，大多數預先配置好的電路都浪費了大部分時間等待使用，而自主式可重構能顯著減少這種浪費。電路能夠在瞬間決定使用哪個配置內容更合適，然後自己去選擇相應的內容。這就需要非傳統的電路結構和編程技術，但是在某些情況下由此帶來的效率和性能的提高卻是極大的。
自主式可重構的概念建立在動態可重構之上，如果在多現場（Multicontext）動態可重構中，電路自身可以選擇某一預設的配置內容，則這就是一種簡單形式的自主式可重構。更進一步的形式是重構邏輯陣列的輸出能夠隨機訪問配置存儲器並重寫配置內容。這種自我編程的能力提高了電路的利用率，使得基於配置流動態構建整個機器成爲現實，但同時也意味着"類硬件"自身的高度計算複雜性。這種機器與傳統機器完全不同，需要全新的編程語言和操作系統，因此我們預測產品特徵循環中第七波（通用波動）的時間段爲2018-2028 年也就是可以理解的了。
4 結論
本文介紹了半導體主流產品每十年波動一次的"牧村浪潮"和我們提出的"半導體產品特徵循環"。兩種循環的思路和提出的時間大致相同。但我們提出的循環圖比"牧村浪潮"的時間尺度長20年、多兩次波動；其中第六波，牧村先生遲到2001年(或2002 年)纔在他1991 年發表的原浪潮中修正了上去，時間比我們晚十年左右。第七波，牧村先生至今尚未論及，而牧村先生的朋友Hartenstein教授則明確提出在不再有新的波動了。
此外，我們還明確看到，"半導體產品特徵循環"不僅啓示了目前正在高速發展中的可重構技術，而且還將繼續預示着半導體技術的發展走向：在嵌入式ASPP 技術發展中，推動可重構計算系統結構的演化及其嶄新設計工具的產生，從而促進Designless 商業模式的蓬勃興起。
5 參考文獻
[1] 許居衍．半導體產品特徵循環波動規律及其對產品技術發展的啓示[A]．2001 中國通信專用集成電路設計與應用高級研討會論文集[C]．2001．
[2] Makimoto T．"Makimoto's Wave"-a market model " he established in 1991[DB/OL]．
http://direct.xilinx-china.com/prs_rls/xil_corp/0392pw03_japan.htm．2003-07-25/2004-09-10
[3] 徐志偉． 高性能計算機與網格的研究開發態勢 http://www.ict.ac.cn/5-3.asp?id=39&letternum=9，2004-03-15/2004-09-10．
[4] Makimoto T ． Towards the Second Digital Wave[ J]． Sony CX-News, 2003，http://www.sony.net/Products/SC-HP/cx_news/vol33/sideview.html．
[5] 童志鵬等．未來軍事電子[M]．北京：電子科學研究院內部出版，1991．421-433．
[6] 許居衍．摩爾定律的"終結"和許氏循環的啓示[A]．中國電子學會第六屆青年學術年會特邀報告[C]．西安：西安電子科技大學出版社，2000．
[7] Hartenstein R. Makimoto's wave, the 2nd design crisis, and, the future of reconfigurable computing [DB/OL].
http://helios.informatik.uni-kl.de/reconfigurable_computing/dagstuhl00ns/sld001.htm．
2004-09-10.
[8] Xu Juyan．The History of Fabless and its Impact on the Semiconductor Industry[A] ．
21st Century International IC Technology Innovation System Forum[C], Shanghai,2001．
[9] Selburn Jordan. Winning core silicon game takes more than luck[DB/OL].
http://www.eetimes.com/industrychallenges/silicon/showArticle.jhtml?articleID=29101025
08/17/2004 5:00
[10] 許居衍．大規模定製理想和半導體制造[A]．中國電子學會生產技術年會[C]．深圳，2003．
[11] 許居衍．設計就是軟件[R]． 第二屆中國IC CAD 年會特邀報告．上海，1998．許居衍．設計就是軟件[J]．微電子學，1998．28（6）．
[12] Estrin G, Bussel B, et al. Parallel processing in a restructurable computer system [J]. IEEE Trans. Elect.Comput., 1963. 747-755.