Makefile有三個非常有用的變量$@_$^_$

Makefile有三個非常有用的變量。分別是$@，$^，$<代表的意義分別是：

$@--目標文件，$^--所有的依賴文件，$<--第一個依賴文件。

如果我們使用上面三個變量，那麼我們可以簡化我們的Makefile文件爲：

# 這是簡化後的Makefile

main：main.o mytool1.o mytool2.o

gcc -o $@ $^

main.o：main.c mytool1.h mytool2.h

gcc -c $<

mytool1.o：mytool1.c mytool1.h

gcc -c $<

mytool2.o：mytool2.c mytool2.h

gcc -c $<

經過簡化後我們的Makefile是簡單了一點，不過人們有時候還想簡單一點。這裏我們學習一個Makefile的缺省規則

.c.o：

gcc -c $<