計組（五）中央處理器

內容根據秦磊華《計算機組成原理》正文及習題和華科大網課及習題整理而來。

知識點整理

cpu的組成與功能

• CPU的組成：
  運算器：數據加工（算數/邏輯運算）
  控制器：程序控制（程序中指令執行順序控制）、操作控制（將機器指令翻譯成執行部件所需要的操作控制信號）、時序控制（操作控制信號的產生時間、持續時間）、異常控制（異常處理、外設交互）
• 控制器包括：操作控制器、指令譯碼器、時序產生器、中斷邏輯、指令寄存器、程序計數器
  
• 控制器的作用：取指令，將指令譯碼並且生成執行部件控制信號序列，建立正確的數據通路，從而完成指令的正確執行。
• 指令執行過程中會保留當前正在執行的指令地址和下一條指令的地址

數據通路

• 數據通路是執行部件之間信息傳遞的路徑。
• 數據通路分爲共享通路（總線型）和專用通路
• 數據通路中的時鐘頻率（也就是主存）
• 時鐘觸發之前必須穩定一段時間（建立時間）；時鐘觸發之後必須穩定一段時間（保持時間）；這兩段時間加載一起成爲穩定時間
• setup和hold時間出現任何缺少都會導致數據不能在該時鐘有效時被打入觸發器。
• 時鐘觸發到輸出穩定的時間稱爲觸發器延遲（CLk-to-Q是指時鐘有效之後新輸入的值穩定出現在輸出端所經歷的時延）
• 數據通路的最小時鐘週期 > Clk_to_Q+關鍵路徑時延+Setup Time
  
• 組合邏輯的關鍵路徑延遲越短，頻率越高
• **Clk_to_Q+最短路徑時延>Hold_Time**目的是放置寄存器B中保留的數據被破壞
  

數據通路與總線系統結構

• 共享通路（總線型）
  主要部件都連接在公共總線上，各部件間通過總線進行數據傳輸◆結構簡單，實現容易，但併發性較差，需分時使用總線，效率低
• 專用通路
  併發度高，性能佳，設計複雜，成本高可以看做多總線結構
• 總線越多，性能越好

指令週期

• 程序執行的一般流程：取指令PC（++）——指令譯碼——操作數地址計算——取操作數——數據操作指令執行——操作數地址計算——存操作數——如果有中斷回到PC（中斷隱指令），原有PC保留到堆棧區
• 時鐘週期=節拍脈衝=震盪週期能完成一次微操作
• 機器週期：從主存讀出一條指令的最短時間
• 指令週期：從主存取一條指令並執行指令的時間
• 定長指令週期：早期三級時序系統機器週期數固定，節拍數固定，按機器週期同步，mips單週期
• 變長指令週期：現代時序系統
  機器週期數可變，節拍散可變，報時鐘週期同步，mips多週期

課後習題

在做了在做了.jpg