內存管理armv6硬件相關內容
Memory and System Architectures
存儲順序模型
讀寫定義
內存屬性
內存訪問的順序要求
內存屏障
存儲一致性
系統控制協處理器
VMSA
內存訪問順序
內存訪問控制
內存訪問屬性
內存訪問異常
異常地址和狀態寄存器
table walk
CP15寄存器
CACHE 和 Write Buffers
cache 組織
cache 類型
L1 cache
CP15寄存器
TCM
CP15寄存器
fast context switch extension
SMP的Consistency包括兩個問題:
內存操作的原子化
說明的是,我做一個內存操作,什麼是原子的?會不會我寫入一個寄存器,被別人看到我只寫了一半?
內存操作順序的保證
說明的是,我執行了多個原子操作,別人能否按我要求的順序看見我這些操作?
強弱順序模型
引入了 內存屬性字段
還引入了 共享字段
內存操作的限制(分了不同類型,不能同時操作不同類型的內存)
內存訪問順序圖解: A1 A2 誰先執行 誰先執行完
內存屏障 助力 弱順序模型 及 內存屏障分類 及 內存屏障使用場合
其他內存及寄存器的內存操作順序指導
同步原語和內存順序模型
分支預測器維護操作和內存順序模型
對CP15寄存器的更改和內存順序模型
對CPSR的更改和內存順序模型
存儲一致性
A primer on memory consistency and cache coherence
權限相關
Domain 和 access permission
各內存系統相關
cache
write buffers
TCM
VMSA
涉及到MMU
PMSA