一、基本RS鎖存器
1.簡介
RS鎖存器爲最基本的時序邏輯電路，其特點是電路中各點的電位值不僅與當前時刻有關，還與電路前一時刻狀態有關。
上圖所示電路爲基本RS鎖存器，其重要的結構特點爲反饋線，該線使得時序邏輯電路與普通組合邏輯電路有所區分。
2.輸出狀態規定
基本RS鎖存器狀態有兩種，及0狀態與1狀態。當輸出Q = 0且Q非 = 1時，我們稱該鎖存器處於0狀態。與之相反，Q = 1且Q非 = 0時，該鎖存器處於1狀態。
在描述輸出時，常用Qn表示現態，及當前電路正處於的狀態。常用Qn+1表示次太，及爲該狀態之後一瞬間的狀態。
3.輸入輸出特性
RS鎖存器輸入端爲R（reset）和S（set），均爲低電平有效。當R = 1, S = 1時，鎖存器始終保持之前狀態，而當R = 0, S = 1時，鎖存器變至“0狀態”。與之對應，當R = 1, S = 0時，鎖存器轉換爲“1狀態”。該輸入輸出特性的特性表如下：
| R | S | Qn | Qn+1 | 功能說明 |
|---|---|---|---|---|
| 0 | 0 | 0 | X | 不允許 |
| 0 | 0 | 1 | X | 不允許 |
| 0 | 1 | 0 | 0 | 置0 |
| 0 | 1 | 1 | 0 | 置0 |
| 1 | 0 | 0 | 1 | 置1 |
| 1 | 0 | 1 | 1 | 置1 |
| 1 | 1 | 0 | 0 | 保持 |
| 1 | 1 | 1 | 1 | 保持 |
4.存在問題
基本RS鎖存器作爲最基本的時序邏輯電路，仍存在一些問題，例如，R S同時輸入低電平時會出錯，當計算機中多個鎖存器需要同時置0或置1時，由於輸入信號快慢不同，會導致多個鎖存器輸出出現快慢不一致的問題，於是，我們需要在基本鎖存器的基礎上，對其結構進行改進。
二、邏輯門控RS鎖存器
1.簡介
邏輯門控RS鎖存器的電路結構如下所示，由該圖可知，電路上部爲一個基本RS鎖存器，在其下部，增添了兩個與非門電路用於控制輸入信號。
2.輸入輸出特性
上半部分的基本RS鎖存電路與上文分析的完全相似，其輸入端分別爲“置0”與“置1”，且均爲低電平有效。
我們着重分析下半部分。當CP = 0時，我們可以發現無論R S輸入何值，下端兩個與非門輸出均爲高電平。此時我們稱輸入被封鎖。當CP = 1時，根據我們對基本RS鎖存器的瞭解可知，此電路變爲高電平有效電路，及R = 0, S = 1時，鎖存器變爲1狀態，R = 1, S = 0時，鎖存器變爲0狀態。
3.優缺點
邏輯門控RS鎖存器對基本RS鎖存器進行了優化，當鎖存器處於被封鎖狀態時改變R與S的值，可在封鎖解除後多個鎖存器統一改變狀態。但它仍有缺點，當CP = 1時，輸入量發生變化，則無法達到統一改變鎖存器狀態的目的。此外，R S同時輸入高電平會導致鎖存器出錯。
三、主從RS觸發器
1.簡介
主從RS觸發器由兩個邏輯門控RS觸發器組成，其中上半部分爲從，下半部分爲主。其CP信號正好相反。
2.輸入輸出特性
由於主從RS觸發器由兩個邏輯門控RS鎖存器組成，其基本輸出特性可由上文對邏輯門控RS鎖存器電路分析得知，故本部分只分析主從觸發器反轉時特性變化情況。
主從觸發器的觸發反轉需要兩個節拍，CP = 1時，主鎖存器對R S輸入進行相應，從鎖存器被封鎖，保持原有狀態。而當CP = 0時，主鎖存器被封鎖，從鎖存器接收主鎖存器信號並作出響應。
3.優缺點
由分析可知，主從觸發器的狀態改變是在CP下降沿時產生，當CP = 0時，主鎖存器被封鎖，故不會出現上文所說的空翻情況，可使多個觸發器達到同時反轉的目的。但此電路依舊無法解決R S同時爲1時電路無法工作的問題，爲解決此問題，我們引入JK觸發器。
四、主從JK觸發器
1.簡介
主從JK觸發器電路結構如下圖所示，與主從RS觸發器相比，主從JK觸發器多出兩根反饋線。
2.特性分析
由電路圖及邏輯門性質可知，當從觸發器處於“1狀態”時，輸入端J被封鎖，當從觸發器處於“0狀態”時，輸入端K被封鎖。由此可見，兩根反饋線使該觸發器解決了兩輸入端不能同時爲1的問題。
3.優缺點
主從JK觸發器解決了兩輸入端不能同時爲1的問題，但隨之而來的新問題是，當CP = 1時，若主鎖存器存在多次輸入變化，只能記錄第一次變化結果。若想解決該問題，需要引入邊沿觸發器。
五、邊沿D觸發器
1.簡介
顧名思義，邊沿觸發器輸出狀態只有在時鐘信號處在高低轉換瞬間纔會發生改變，下圖是最簡單的邊沿D觸發器。
2.特性表
邊沿D觸發器在CP處於上升沿（由0到1）時發生狀態改變，具體操控方式如下表：
| D | Qn | Qn+1 |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
3.特性方程
Qn+1 = D
4.驅動表
| Qn | Qn+1 | D |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
六、邊沿JK觸發器
1.簡介
下圖所示爲邊沿JK觸發器，它很好得解決了上述芯片存在的問題，兩個輸入端可同時輸入有效信號，可避免空翻情況與多個觸發器調節狀態時快慢不一的問題。
2.特性表
邊沿JK觸發器爲下降沿觸發
| J | K | Qn | Qn+1 | 功能說明 |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 保持原狀態 |
| 0 | 0 | 1 | 1 | 保持原狀態 |
| 0 | 1 | 0 | 0 | 復位 |
| 0 | 1 | 1 | 0 | 復位 |
| 1 | 0 | 0 | 1 | 置位 |
| 1 | 0 | 1 | 1 | 置位 |
| 1 | 1 | 0 | 1 | 翻轉 |
| 1 | 1 | 1 | 0 | 翻轉 |
3.特性方程
Qn+1 = JQn + K’Qn
4.驅動表
| Qn | Qn+1 | J | K |
|---|---|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |