官方參考鏈接：
ESP32-S2 概述
-
Xtensa 32bit LX7 單核處理器，工作頻率高達 240MHz
-
支持 32 位乘法器、32 位除法器
-
320KB SRAM，128KB ROM
-
IEEE 802.11 b/g/n 協議
-
2.4GHz 支持 20MHz 和 40MHz 頻寬
-
硬件加密加速器支持 AES、SHA、RSA 算法
-
flash 加密 和 安全啓動 secure boot
-
豐富的外設：I2C、I2S、SPI、UART、DAC/ADC、Touch、USB1.1
ESP32-S2 管腳定義
- 類同ESP32，ESP32-S2 只有一個 GND 管腳，即爲芯片正下方的 GND 散熱焊盤。
- GPIO33、GPIO34、GPIO35、GPIO36、GPIO37 電源閾默認爲 VDD3P3_CPU，可通過軟件配置爲 VDD_SPI。
ESP32-S2 硬件設計相關
1. 電源：
ESP32-S2 電源模塊如下圖所示：
1）VDD_SPI 可由內置 LDO（1.8V）供電或由 VDD3P3_RTC_IO 通過 Rspi 後供電（3.3V）
2）Deep_Sleep 模式下，爲使 flash 漏電流最低，可通過軟件關閉 VDD_SPI 電源
1）靠近 Pin20（VDD3P3_RTC）、Pin27（VDD3P3_RTC_IO）、Pin45（VDD3P3_CPU）分別添加 0.1uF 電容
2）靠近 Pin1（VDDA）添加 0.1uF 電容
3）靠近 Pin51&Pin54（VDDA）添加 1uF + 100pF 電容
4）靠近 Pin3&Pin4（VDD3P3）添加 10uF + 1uF + 0.1uF + L（2.0nH，額定電流推薦在 500mA 及以上）+ 0.1uF
5）VDD_SPI 管腳可配置輸出 1.8 V（Boot 啓動時，需 GPIO45 的值爲 1）或輸出 3.3 V（Boot 啓動時，需 GPIO45 的值爲 0，默認狀態）給外部電路使用。建議靠近該電源管腳處添加 0.1 µF 及 1 µF 對地濾波電容。當 VDD_SPI 處於 1.8 V 模式時，由 ESP32-S2 內部的 LDO 產生。LDO 能提供的最大電流爲 40 mA，輸出電壓範圍爲 1.8 V ~ 3.6 V。當 VDD_SPI 處於 3.3 V 模式時，由 VDD3P3_RTC_IO 通過約 5 Ω 電阻直接供電。因此，VDD_SPI 相對VDD3P3_RTC_IO 會有一定電壓降。
1）電源入口處添加 ESD 保護器件；
2）供電總電流能力需 > 500mA
2. 復位：
CHIP_PU（電壓閾 VDD3P3_RTC_IO），即 ESP-S2 的使能管腳需要晚於系統電源上電，通常建議添加 RC 電路（R=10K，C=0.1uF）。
1）t0，t1 最小值 0.5ms
2）VIL_nRST，芯片復位電壓，最大值 0.25VDD
3）VIH_nRST，芯片復位釋放電壓，最小值 0.75VDD
3. 晶振：
系統時鐘：
1）晶振規格 40MHz，±10ppm；推薦該晶振與芯片 gap > 2.0mm
2）無源晶振設計，XTAL_P 預留 0R（初始值）串聯電阻
3）有源晶振，通過串聯電容（50pF左右）接至 XTAL_P，XTAL_N 懸空。設計上兼容無源晶振方案
4）晶振走線不可打孔，不可跨層；周圍禁止 route 高頻等干擾信號
RTC 外接時鐘：
1）32.768KHz，ESR<=70K
2）5M< R12 < 10M，預留
4. RF：
1）靠近芯片射頻管教 Pin2（LNA_IN）預留 CLC matching 電路
2）RF 走線需做 50R 阻抗管控
3）天線靠板邊放置，保證饋點離板邊最近。周圍 15mm 無干涉，淨空
5. UART：
1）靠近芯片 Pin48（U0TXD）串聯 499R 電阻用於抑制 80MHz 諧波。
2）TX、RX 走線周圍包地
6. ADC：
1）靠近芯片管教預留 0.1uF 電容
2）ADC走線包地
7. Touch：
1）靠近芯片管教串聯 510R 電阻，用於抑制噪聲和干擾。
1）僅 GPIO14（TOUCH14）可做屏蔽電極功能。
8. Flash & PSRAM：
1）芯片與 Flash & PSRAM 間的 SPI 總線建議從芯片端打孔 route 在第三層
2）CLK、DATA 周圍儘可能包地
3）VDD_SPI 要與所用 flash 的工作電壓匹配。對 3.3V flash，其工作電壓一般爲 2.7V ~ 3.6V
4）SPI 總線靠近芯片端預留 0R 串聯電阻
5）Flash & PSRAM 預留上拉電阻（10K）
9. GPIOs：
1）GPIO18 添加上拉電阻（推薦10K）至 VDD
2）GPIO46 僅能作爲輸入功能。禁止與上電後爲高電平或高低跳變電平的信號互連，防止在下載時出現錯誤
10. PCB Layout：
芯片 on-board 設計，推薦四層板方案：
L1：主要用於擺件、route 信號
L2：保證完整的地平面
L3：鋪地平面及適度走線（射頻和晶振下禁止佈線）
L4：電源走在此層，星型結構，也可走部分信號線
參考疊層信息如下：
ESP32-S2 Strapping Pins
GPIO45： 控制 VDD_SPI 的輸出電壓，默認下拉
1）GPIO45 = 0，VDD_SPI 爲 3.3V
2）GPIO45 = 1，VDD_SPI 爲 1.8V
3）VDD_SPI 電壓由 GPIO45 的 strapping 值或 eFuse 中 VDD_SPI_TIEH 決定。eFuse 中 VDD_SPI_FORCE 選擇決定方式：0：由 GPIO45 的 strapping 值決定；1：由 eFuse 中 VDD_SPI_TIEH 決定
GPIO0： 控制系統啓動模式，默認上拉
1）GPIO0 = 0 & GPIO46 = 0，下載模式
2）GPIO0 = 1 ，SPI 啓動模式
3）GPIO46 = 1 且 GPIO0 = 0 不可使用
GPIO46： 控制 ROM Code 打印，默認下拉
1）eFuse 的 UART_PRINT_CONTROL 爲
0 時，上電正常打印，不受 GPIO46 控制。
1 時，GPIO46 爲 0：上電正常打印；GPIO46 爲 1：上電不打印。
2 時，GPIO46 爲 0：上電不打印；GPIO46 爲 1：上電正常打印。
3 時，上電不打印，不受 GPIO46 控制