UVM = universal verification methodology（通用驗證方法學，基於sv） encapsulation（封裝） inheritance（繼承） polymorphism（多態）
UVM TLM（Transaction level modeling） TLM爲組件之間的通信建立專門的通信信道，避免通信出現混亂 （例如reference model只能從master_agent的monitor獲取數據） t
factory機制 其中uvm_component_utils和uvm_object_utils即創建註冊表 使用override結合factory機制，替換列表添加替換項 factory機制和override機制
UVM configuration機制（屬性配置工具） 傳遞值 傳遞對象 傳遞interface （1）半個全局變量，避免全局變量帶來的風險 （2）高層組件可以通過configuration機制在不改變代碼的情況下更改所包含的
下圖顯示了功能驗證流程： 這個驗證過程可以被分解成三個主要階段： 制定驗證策略和驗證計劃； 創建驗證平臺， 運行和調試； 覆蓋率分析和迴歸測試； １ 制定驗證策略和驗證計劃階段 制定驗證策略和驗證計劃階段主要處理以下三個問題：（１） 主
0. 引言 在UVM支持的寄存器操作中，有get、update、mirror、write等等一些方法，在這裏整理一下他們的用法。 寄存器模型中的寄存器值應該與DUT保持同步，但是由於DUT的值是實時更新的，所以寄存器模型並不能實時
在芯片驗證中，搭建好testbench後，就必須開始着手創建testcases。testcase按功能可劃分爲三類：冒煙用例、隨機用例、定向用例。按開發時間順序，一般也是冒煙用例→隨機用例→定向用例。 冒煙用例(sanity t
// //---------------------------------------------------------------------- // Copyright 2007-2011 Mentor Graphic
// //------------------------------------------------------------------------------ // Copyright 2007-2011 Mentor
// //----------------------------------------------------------------------------- // Copyright 2007-2011 Mentor
