Serdes架構不僅PCIe在用，對於其它串行協議，大同小異。8b/10b在低速總線中比較常見。
物理層分爲logical sub-block與electrical sub-block
logical sub-block賦值將從data link layer傳過來的數據進行8b/10b編碼，以及scrambler擾碼操作，進行並轉串
electrical sub-block中，進來的就是0101串行的數據，electrical再負責將串行數據發送出去。 logical部分負責串並轉換，electrical部分負責串行數據發送。
對於logical sub-blcok與electrical sub-block的劃分還是比較抽象，對於芯片內部，還是劃分爲MAC/PCS/PMA
PMA:主要關注從最後發送出去的並行數據到最終發送出去的串行數據到再發出去的electrical部分（electrical sub-block加上logical sub-block的一部分）
PCS：主要是把PIPE接口（PHY與MAC的接口是PIPE