參考自Wim Bogaerts, Lukas Chrostowski 2018年發表在Laser Photonics review的長篇綜述
Bogaerts, W., & Chrostowski, L. (2018). Silicon Photonics Circuit Design: Methods, Tools and Challenges. Laser & Photonics Reviews, 12(4), 1700237. doi:10.1002/lpor.201700237
摘要
硅基光子學正迅速成熟的應用在大規模光子集成迴路中。目前的硅基光子學設計正逐步從器件級設計向集成迴路方向發展。本篇文章將討論硅光迴路的發展現狀及其與EDA的協同性(synergies)問題。硅光迴路的設計流程同樣由原理圖輸入(schematic capture), 迴路仿真，佈局與驗證構成。同時本論文也討論了光迴路與電迴路設計之間的異同點，以及光子學設計的一些挑戰與機遇，例如多元分析(variability analysis),光-電聯合仿真。
介紹
硅基光子學可以使用CMOS製造工藝將不同功能的光器件集成到一個芯片上，這使得硅光具有低價，大體積集成的特性。該領域最近正迅速從科學研究轉向工業應用，主要應用於電信主幹網與數據中心。
目前有很多許多不同技術平臺可以實現光子集成迴路，有衆多的光子材料系，包括用於製造半導體激光與光電探測器的三-五族元(Ga,As,In,P),用於製造調製器的鋰酸鈮(Lithium Niobite),用於製作光波導的高折射率玻璃，氮化物(nitrides),聚合物(polymers)及硅。硅光的一個顯著特點是其可以和電路CMOS工藝相兼容。第二個特點是硅光具有大的折射率差，所以其波導結構可以達到亞微米，從而實現片上密集集成。但是高折射率差也有不足，光路的尺寸會受限，當結構縮小爲納米級時會對其器件性能有很大影響。隨着電路CMOS光刻(lithography)工藝的逐步進步，CMOS的尺寸可以逐步減少至小於5nm，不同光器件的尺寸受其功能限制幾乎保持不變(例如環形調製器其尺寸由所需的自由光譜範圍決定)。
目前各種工藝(fabs)能夠製造傳輸損耗僅1-2dB/cm的硅基光波導，基於熱光效應的熱調諧器(thermal tuner)的相移效率爲100uW/到100mW/，鍺(germanium)光電探測器的效率達1A/W，光電探測器與調製器的調製帶寬可達幾十GHZ,目前僅有一些器件，如激光光源，光放大器及光隔離器在硅基集成上存在問題，但可以通過異質集成(heterogeneous integration)或使用外部光源耦合得以解決。目前的硅光技術的工作波長在傳統光通信波段(1.2-1.6um)，但通過引入硅-氮可以將波段擴展至可見光波段。SOI(絕緣襯底上硅，silicon on insulator)晶圓[使用硅([email protected])爲波導芯，二氧化硅爲包層]的光頻率可達3.6um(受限於二氧化硅吸收)，在硅襯底(substrate)上使用鍺波導可以使光頻率到中紅外波段(3-5um)。這些不同材料的集成技術與CMOS工藝與密集集成(dense integration)兼容。
儘管硅光能夠複雜大規模集成，但目前的光收發模塊所需的光器件很少(對於數據中心的應用一個信道僅需3-10個光器件)，複雜的光迴路可以通過堆疊重複的小光迴路實現，例如用於光N×N光開關矩陣。其他的一些應用可能會增加硅光的複雜度，例如其也可以應用於生物傳感(biosensing)診斷，其他傳感器[如加速度計(accelerometer), 陀螺儀(gyroscope)], 量子信息計算，微波光子學等等。
硅光集成需要統計過程控制(SPC)，目前硅光集成的複雜度受設計能力所限，在工藝上完全可行(考慮多元分析與寄生效應)。目前需要一個完整成熟的硅光設計流程完成將設計轉爲生產，目前硅光設計者大都手動完成硅光集成在物理層面的設計，缺乏系統級的自動設計仿真，就如同上世紀六七十年代的電路設計。硅光迴路與電迴路有很多相近的特點，他們都是在半導體晶圓上的平面工藝。先前的光子迴路(PIC)僅有一個元件，通常使用近似電磁數值仿真算法(如BPM等)。
隨着PIC的複雜度的增加與硅光工藝的愈發複雜化，PIC的設計向着EDA的方向發展(電路結構設計與模塊化設計)。EDA的特性如下:
-
標準化的工作流程:將電路邏輯設計與器件物理層面設計分開(由不同公司負責)。
-
精準的模型:每一個器件都有一個精準的模型(包含很多參數),從而能夠精準的分析複雜電路的性能
-
設計工具箱與IP (知識產權)模塊:代工廠(foundries)爲設計者提供設計工具箱以方面其進行電路仿真。同時，一些可重構IP核也可以幫助設計者簡化設計步驟，使設計者更專心於更高層架構設計。
-
自動化:簡化設計步驟
-
綜合驗證:讓設計者方便進行性能驗證
毫無疑問，未來的硅PIC也將向着IC方向發展並形成相同的生態鏈-少數的代工廠生產衆多設計公司(fabless)的不同功能的PIC。代工廠(fabs)爲fabless提供PDK(process
design kits)，告知設計者工藝流程與器件模塊的性能參數與幾何佈局以幫助設計者完成PIC設計。
但目前硅光PIC設計缺乏一個模型(不同軟件的模型各不相同)。目前需要光-電混合仿真。
設計流程
在不同層面，設計者所關心的是不同，其設計流程如下圖所示:
其步驟可分爲以下步驟:
-
設計輸入(design capture): 根據功能需求，轉變爲邏輯迴路，其中可能包括不同架構與拓撲結構(topologies)
-
迴路仿真：對PIC進行仿真與多元分析參數優化以達到設計要求。
-
迴路佈局：將邏輯迴路轉變爲掩模草圖(mask layout)以便於加工，會在不同掩模層出現許多多邊形(polygons)。
-
全局設計：將PIC與光源/電源耦合，並將光IO口與IC連接
-
驗證：對佈局進行檢查，確保其與工藝匹配，並進行佈線後仿真(post-layout)確保功能達標
-
流片(tape out)與製造：將佈局圖轉爲fabs所需文件格式，進行製造加工
-
測試：將芯片進行封裝並測試，將測試數據與原始指標比較。並對設計進行更新修改
PDK是連接foundries和fabless之間的紐帶，其包括尺寸材料信息，設計規範及器件性能等，如下圖所示:
硅光設計的現狀
目前大部分的光子學設計都和過去二三十年一樣聚焦於器件物理層的設計優化，這是由於目前許多光功能模塊都可以通過一個光器件實現(例如基於衍射光柵的解複用器)，而優化光器件能夠獲得最優的性能(最低損耗與功耗)。隨着PIC的愈發複雜，很難構建一個單一的幾何結構去實現所有功能，同時幾何大小已經超出了電磁數值仿真的範圍。
- 器件設計(物理層面)：
在光子器件中，光由器件材料的分佈(折射率)所控制，在硅光中，光由硅，鍺，摻雜物(dopants)，金屬及電介質(dielectrics)控制。準確設計光器件，材料摻雜及幾何分佈需要仔細計算，優化與仿真。其電磁仿真算法包括是時域有限差分法(FDTD),固有模式擴展法(eigenmode expansion,EME),有限元法(finite element,FE),光線傳播法(beam-propagation
method,BPM)等。即使器件的尺度擴大這些方法仍然可以優先使用(preferential)，光子器件的結構各異，包括簡單的波導結構，高度規律的光子晶體甚至已優化的非規則現狀。在進行器件仿真時，需要進行熱仿真，電仿真與納米力學(nanomechanical)分析，這些仿真需要高強度的計算，而優化需要進行多次迭代(iterative)仿真，甚至其他一些有效技術如伴隨靈敏度分析[應用於拓撲(topology)優化等]。
對於硅光器件，由於其高折射率差，納米尺度的變化會顯著的影響器件的性能(例如諧振腔/濾波器的諧振頻率)，因而在加工過程中導致的隨機變化會影響器件。先進的光刻技術採用浸沒式光刻(immersion lithography)，厚度修正晶圓來獲得高精度(fidelity)的幾何尺寸。同時由於其加工精度受限，我們也需要進行公差分析。大部分PIC需要嵌入到更大的電路中。大部分器件仿真軟件可以將佈局圖轉爲GDSII(版圖數據)/OASIS文件用以加工。
- PIC設計與仿真:
目前儘管有仿真軟件，但是也經常依賴於自行使用MATLAB/C++編寫的代碼，用以計算傳輸矩陣與時間差分仿真。傳統的光路仿真分爲時域仿真與頻域仿真，頻域仿真用散射矩陣(scattering matrix)表徵，頻域仿真對光濾波器或基於干涉的器件是有利的，而且能夠計算光路的插入損耗。
時域仿真考慮輸入某一特定信號，計算不同時間輸出信號的整幅與相位。目前的光模塊模型需要能夠非常準確的表徵光模塊的性能，並且計算時間需要儘量短。能夠從光模塊中提取出有用的特徵且儘量縮小計算時間是非常重要的，是未來的發展重點，也是目前PIC設計的一大阻礙。無源元件的時域模型可以通過頻域的線性濾波器響應模型(如有限脈衝響應FIR和無限脈衝響應IIR)獲得。爲了實際考察PIC加工後的性能，靈敏度分析是需要的，通常又稱爲蒙特卡羅(Monte-Carlo)分析，它需要一系列的仿真。最壞/最差仿真(容差分析)需要很少的仿真次數，但是其僅可用於電路分析，因爲電路中能夠非常明確的知曉優良(由電阻，開關速度決定),但PIC很難好和壞的概念並不直接清晰，可能有些參數可以直接表徵好壞(例如插入損耗，調製效率及PD的靈敏度)，但一些參數並不能直接看出好壞(如等效折射率，諧振頻率等)，這些參數的變化主要由實際與理想的便移以及不同模塊間不匹配造成的。而容差(corner)分析忽略了至關重要的各器件之間的不匹配問題。例如一個網狀(lattice)MZI濾波器的光譜取決波導間精準的相位匹配，而容差分析往往會忽略這個。
- PIC佈局
目前PIC佈局仍然認爲和電路佈局相近。起初，PIC是手動佈局的，因爲PIC較爲簡單，缺乏層次佈局。但目前的佈局是由多個可重構的層次模塊(PCells)構成。光連接是通過波導來實現的，目前有軟件可以來幫助(facilitate)波導的設計。PCells通常需要使用腳本語言編寫，可能是特定軟件的特定軟件，或者是常用通用語言如Python/MATLAB。
- 驗證
PIC佈局確定後，需要對潛在錯誤進行檢查，目前檢查過程包括DRC(design rule check)，其規則由foundries提供。針對PIC的DRC不同於電路DRC。接下來需要檢查所用器件及其參數是否正確，且確保器件之間正確連接且完美匹配，而這些往往是易錯的(easy-prone)。
- 流片與掩模製作(mask preparation)
當掩模圖送入代工廠，幾何形狀會被修改以保證可以寫入光掩模。幾何形狀將會分成一塊塊的多邊形，並依據工藝形成點陣(rasterized),這個步驟會對PIC的性能產生影響(例如改變波導寬度，增大粗糙度(roughness)並增加插入損耗與後向散射)
- PDK
目前各個PIC代工廠的PDK完全不同，同時部分設計者也有自己的器件庫。
新興的PIC設計流程
PIC設計可以嵌入通過傳統的EDA軟件實現
-
原理圖輸入
-
線路仿真:
不同於電學信號，光信號在傳播過程中包含反射，當多個光束傳播時，還要考慮相位以考慮干涉。光信號與電信號之間的不匹配使得嚴格(rigorously)意義上的光-電聯合仿真難以實現，目前有四種解決方案:
-
在光子學仿真軟件中一起仿真光與電信號:光子仿真軟件可能並不如電路仿真軟件性能優異，也不一定能支持一些電路模型。
-
在電路仿真軟件中一起仿真光與電信號:目前可以使用電路的Verilog-A 語言去描述光子器件，將光學特性變爲電學的特性，但是其仍然有一些缺陷
-
分開(partition)光仿真與電仿真:這個方法能充分利用(leverage)各自仿真的優點，但卻對有光電交叉反饋的迴路無能爲力
-
使用不同仿真軟件進行聯合仿真:光信號在不同仿真軟件中仿真，並進行相互傳輸，該技術源於電路中的混合(模擬-數字)信號分析，在光子學中該方法也已經正在發展
- 線路佈局
典型的佈局模型(mock-up)如下圖所示:
在佈線時，考慮到光子層只有一層，我們需要仔細布線以保證波導不發生交叉。一些典型的光子學仿真軟件及其與EDA的協作如下圖所示:
-
封裝設計
-
驗證
波導的佈局更加複雜，要考慮其位置與角度需要正確確定以保證器件間匹配以減少反射與散射損耗(和高頻電路類似)，同時要避免交叉或線路過近產生的寄生耦合與反射效應。
PIC設計流程的挑戰
- 產量預測(yield prediction):
需要評估預測加工的芯片中合格的比例數量，從器件物理層一直到線路系統都需要進行多元分析確定其對性能的影響，下圖展示了不同層面上的可變因素影響(包括製造加工參數，幾何參數，光器件參數，線路特性與系統性能)：
- 光-電集成
下圖顯示了不同的集成方案，包括並排線連接(side-by-side wire bonding),2.5D硅中介集成(2.5D integration on interposer),倒裝芯片/微柱集成(flip-chip/micropillar).基於穿硅過孔的3D堆疊(3D stacking with through-silicon vias),整體前端集成(monolithic front-end)。其不同性能[包括:連接密度，佈線規劃簡單度(ease of floorplanning)，設計規則複雜度，驅動版圖設計簡單度(schematic-driven layout),光電模塊可重複使用度，熱管理複雜度，互聯寄生與片外連接複雜度]比較如下圖所示:
參考文獻
[1]L.Chrostowski,M.Hochberg,SiliconPhotonicsDesign:FromDevices to Systems,Cambridge University Press 2015.
[2]P.Dong,Y.K.Chen,G.H.Duan,D.T.Neilson,Nanophotonics2014, 3,215.
[3] A. J. Lim, J.Song, Q. Fang, C. Li, X. Tu, N. Duan, K. K. Chen, R. C. Tern, T. Y. Liow, J.Sel. Top. QuantumElectron.2014,20,405.
[4]D. X. Xu, J. H.Schmid, G. T. Reed, G. Z. Mashanovich, D. J. Thomson, M. Nedeljkovic, X. Chen,D. V. Thourhout, S. Keyvaninia, S. K. Selvaraja, IEEE Journal of Selected Topics in Quantum Electronics 2014, 20, 189.
[5]P.Verheyen,G.Lepage,J.VanCampenhout,M.Pantouvaki,P.Absil, P. De Heyn, W.Bogaerts, P. Dumon, S. Selvaraja, in SPIE Photonics Europe, SPIE, Brussels,Belgium 2012, p. 843114.
[6] Z. Lu, K.Murray, H. Jayatilleka, L. Chrostowski, in Photonics Conference (IPC), 2016IEEE, Waikoloa, HI, USA 2016, pp. 107–110.