1. Altera官網有關PCIe的培訓
2. 採用Stratix IV GX FPGA設計PCI Express
↑ ,PCIe硬核實現了物理層、鏈路層、傳輸層,但是,這並不說明這是一個完整的PCIe實現方案。還需要“收發器模塊”實現PHY芯片的功能,其通過PIPE接口與PCIe硬核連接,通過插槽與PCIe 背板連接。
↑ , 每個PCIe硬核需要消耗兩個收發器模塊,可見,收發器模塊的Channel和PCIe接口的Lane是一一對應的。
1. Altera官網有關PCIe的培訓
2. 採用Stratix IV GX FPGA設計PCI Express
↑ ,PCIe硬核實現了物理層、鏈路層、傳輸層,但是,這並不說明這是一個完整的PCIe實現方案。還需要“收發器模塊”實現PHY芯片的功能,其通過PIPE接口與PCIe硬核連接,通過插槽與PCIe 背板連接。
↑ , 每個PCIe硬核需要消耗兩個收發器模塊,可見,收發器模塊的Channel和PCIe接口的Lane是一一對應的。