push- pull輸出就是一般所說的推輓輸出，在cmos電路里面應該較cmos輸出更合適，因爲在cmos裏面的push－pull輸出能力不可能做得雙極那麼大。輸出能力看ic內部輸出極n管p管的面積。和開漏輸出相比，push－pull的高低電平由ic的電源低定，不能簡單的做邏輯操作等。 push－pull是現在cmos電路里面用得最多的輸出級設計方式。
一.什麼是oc、od
集電極開路門(集電極開路 oc 或源極開路od)
open-drain是漏極開路輸出的意思，相當於集電極開路(open-collector)輸出，即ttl中的集電極開路（oc）輸出。一般用於線或、線與，也有的用於電流驅動。
open-drain是對mos管而言，open-collector是對雙極型管而言，在用法上沒啥區別。
開漏形式的電路有以下幾個特點：
1.利用外部電路的驅動能力，減少ic內部的驅動。 或驅動比芯片電源電壓高的負載.
2. 可以將多個開漏輸出的pin，連接到一條線上。通過一隻上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關係。這也是i2c，smbus等總線判斷總線佔用狀態的原理。如果作爲圖騰輸出必須接上拉電阻。接容性負載時，下降沿是芯片內的晶體管，是有源驅動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。
3.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供ttl/cmos電平輸出等。
4.開漏pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。
5.正常的cmos輸出級是上、下兩個管子，把上面的管子去掉就是open-drain了。這種輸出的主要目的有兩個：電平轉換和線與。
6.由於漏級開路，所以後級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉換了。
7.線與功能主要用於有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因爲open-drain上面的管子被拿掉，高電平是靠外接的上拉電阻實現的。（而正常的cmos輸出級，如果出現一個輸出爲高另外一個爲低時，等於電源短路。）
8.open-drain提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因爲上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。
二.什麼是線或邏輯與線與邏輯？
在一個結點(線)上, 連接一個上拉電阻到電源 vcc 或 vdd 和 n 個 npn 或 nmos 晶體管的集電極 c 或漏極 d, 這些晶體管的發射極 e 或源極 s 都接到地線上, 只要有一個晶體管飽和, 這個結點(線)就被拉到地線電平上.
因爲這些晶體管的基極注入電流(npn)或柵極加上高電平(nmos), 晶體管就會飽和, 所以這些基極或柵極對這個結點(線)的關係是或非 nor 邏輯. 如果這個結點後面加一個反相器, 就是或 or 邏輯.
注：個人理解：線與，接上拉電阻至電源。(~a)&(~b)=~(a+b)，由公式較容易理解線與此概念的由來；
如果用下拉電阻和 pnp 或 pmos 管就可以構成與非 nand 邏輯, 或用負邏輯關係轉換與/或邏輯.
注：線或，接下拉電阻至地。(~a)+(~b)=~(ab);
這些晶體管常常是一些邏輯電路的集電極開路 oc 或源極開路 od 輸出端. 這種邏輯通常稱爲線與/線或邏輯, 當你看到一些芯片的 oc 或 od 輸出端連在一起, 而有一個上拉電阻時, 這就是線或/線與了, 但有時上拉電阻做在芯片的輸入端內.
順便提示如果不是 oc 或 od 芯片的輸出端是不可以連在一起的, 總線 bus 上的雙向輸出端連在一起是有管理的, 同時只能有一個作輸出, 而其他是高阻態只能輸入.
三.什麼是推輓結構
一般是指兩個三極管分別受兩互補信號的控制,總是在一個三極管導通的時候另一個截止，要實現線與需要用oc(open collector)門電路。如果輸出級的有兩個三極管，始終處於一個導通、一個截止的狀態，也就是兩個三級管推輓相連，這樣的電路結構稱爲推拉式電路或圖騰柱（totem- pole）輸出電路（可惜，圖無法貼上）。當輸出低電平時，也就是下級負載門輸入低電平時，輸出端的電流將是下級門灌入t4；當輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經 t3、d1 拉出。這樣一來，輸出高低電平時，t3 一路和 t4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由於不論走哪一路，管子導通電阻都很小，使rc常數很小，轉變速度很快。因此，推拉式輸出級既提高電路的負載能力，又提高開關速度。供你參考。
推輓電路是兩個參數相同的三極管或mosfet,以推輓方式存在於電路中,各負責正負半周的波形放大任務,電路工作時，兩隻對稱的功率開關管每次只有一個導通，所以導通損耗小效率高。輸出既可以向負載灌電流，也可以從負載抽取電流。
其他資料：
推輓電路是兩不同極性晶體管輸出電路無輸出變壓器（有otl、ocl等）。是兩個參數相同的功率 bjt 管或 mosfet 管,以推輓方式存在於電路中,各負責正負半周的波形放大任務,電路工作時，兩隻對稱的功率開關管每次只有一個導通，所以導通損耗小效率高。推輓輸出既可以向負載灌電流，也可以從負載抽取電流。
如果輸出級的有兩個三極管，始終處於一個導通、一個截止的狀態，也就是兩個三級管推輓相連，這樣的電路結構稱爲推拉式電路或圖騰柱（totem-pole）輸出電路。當輸出低電平時，也就是下級負載門輸入低電平時，輸出端的電流將是下級門灌入t4；當輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經 t3、d1 拉出。這樣一來，輸出高低電平時，t3 一路和 t4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由於不論走哪一路，管子導通電阻都很小，使 rc 常數很小，轉變速度很快。因此，推拉式輸出級既提高電路的負載能力，又提高開關速度。
推輓結構一般是指兩個三極管分別受兩互補信號的控制，總是在一個三極管導通的時候另一個截止。要實現線與需要用 oc門電路。
推輓電路適用於低電壓大電流的場合，廣泛應用於功放電路和開關電源中。
它的優點是：
結構簡單，開關變壓器磁芯利用率高，推輓電路工作時，兩隻對稱的功率開關管每次只有一個導通，所以導通損耗小。
缺點是：變壓器帶有中心抽頭，而且開關管的承受電壓較高；由於變壓器原邊漏感的存在，功率開關管關斷的瞬間，漏源極會產生較大的電壓尖峯，另外輸入電流的紋波較大，因而輸入濾波器的體積較大。