如果過孔via過於靠近焊盤，或者直接在焊盤上打過孔，在SMT時，就會漏錫造成器件引腳虛焊，而焊盤對面由於漏錫，會有短路的風險，除非你對過孔做「塞孔」工藝，但這樣做會增加制板費用，如果不是空間受限的HDI板子，老wu是建議大家別打盤中孔的，過孔孔環邊離焊盤要拉開一定距離（0.2mm 8mil）。通常，我們做板時會要求板廠過孔蓋油，但過孔過於靠近焊盤之後，會造成過孔部分開窗，焊盤上的焊錫便會流到過孔上。
那如何利用強大的 Cadence Allegro 規則引擎來避免我們在layout過程中無意的將過孔打得過於靠近焊盤，造成DFM違規風險呢？
Cadence Allegro 強大的 Constraint Manager 可以很方便的設定via與pad的間距以及是否允許在焊盤上打孔。
通過Allegro的菜單欄“Setup-> Constraints-> Constraint Manager…”打開「Allegro Constraint Manager」約束規則管理器。
在左側的Spacing及Same Net Spacing設置不同網絡及相關網絡的間距規則約束。
在右側的設置編輯界面中，可以雙擊「Thre Via To >>」展開via間距參數的設置，其中的All即使所有的間距統一進行設置，Line的值即是Via對line的最小間距要求，SMD pin則是Via與SMD pin的最小間距要求，以此類推。
對於禁止或者允許在焊盤上打孔，可以通過Physical這項規則約束設置實現，在Allow這一欄通過下拉菜單可以選擇對應的規則, 如“NOT_ALLOWED”則是禁止在焊盤上打孔。
當然，對於允許在焊盤上打孔的器件，如BGA焊盤或者需要打開散熱的焊盤，我們可以設置區域規則，針對BGA區域允許過孔打 在焊盤上。
要想DRC顯示基於過孔間距啓用約束，還需要對Analysis Modes進行設置，在Constraint Manager界面中，點擊菜單”Analyze->Analysis Modes”, 在彈出的Analysis Modes對話框中，勾選Spacing及Same Net Spacing 的 Hole To 爲 On 狀態。
轉載自 吳川斌的博客 https://www.mr-wu.cn
本文鏈接地址: Cadence Allegro 如何避免過孔via 過於靠近焊盤 造成DFM問題 https://www.mr-wu.cn/cadence-allegro-ru-he-bi-mian-guo-kong-via-guo-yu-kao-jin-han-pan-zao-cheng-dfm-wen-ti/