如Coding 時需要考慮什麼樣的代碼風格會使gating 的效率更高；綜合時需要特別設置要插入的gating 類型，每個gating 的fanout 範圍，是否可以跨層次，是否需要做physical aware 的gating；DFT 時需要確定clock gating 的TE pin 如何連接以保證在DFT 模式clock 可控；P&R 時需要考慮gating 的位置是否合理，是否由於物理上相互拉扯做gating 複製，是否需要人工約束某些關鍵gating 的位置，CTS 是否需要對gating 做特殊處理；形式驗證時需要對gating 做特殊建模；STA時需要明白工具在什麼情況下會映射出clock gating 的check, 哪些是真實的clock gating 哪些又是假的clock gating。
Icer 發明了Gating 這一技能，在不需要時鐘翻轉的時候就把時鐘關掉，據統計這一技術可以減少20%的動態功耗。Clock gating 並不是一日長成今日這般模樣，經過各種摸索嘗試之後，時至今日使用最廣泛的clock gating cell 就是glitch free 的Integrated clock-gating cell (ICG). 目前主流工藝Foundry 提供的庫中都有ICG cell.
