基於FPGA的等精度頻率計

一、簡介。

測頻常常使用等精度測頻法,它可以在整個測量範圍內保持相同的精度。

二、等精度測頻的結構及時序圖。

其時序圖如下圖所示:

三、仿真結果。

可以看出,NA=500,NB=1000,時標信號的頻率爲100MHz,那麼被測信號頻率爲50MHz。這裏爲了仿真方便用了較短的閘門時間。

四、其它問題。

1、閘門時間。

有的書或者代碼會把閘門時間寫成1Hz的週期方波,這樣會導致顯示時,每2秒才顯示一次,比較慢。

可以把閘門時間改爲1s高電平,再過幾個週期拉低,這個可以看後級的模塊來定。這樣就可以提高顯示的速度。

2、同步。

被測信號要用時標信號來打一拍,同步後再測頻,可以提高精度。

3、精度。

精度爲時標信號的+-1個週期。如:1MHz的時標信號,精度爲一百萬分之一秒。

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章