基于FPGA的等精度频率计

一、简介。

测频常常使用等精度测频法,它可以在整个测量范围内保持相同的精度。

二、等精度测频的结构及时序图。

其时序图如下图所示:

三、仿真结果。

可以看出,NA=500,NB=1000,时标信号的频率为100MHz,那么被测信号频率为50MHz。这里为了仿真方便用了较短的闸门时间。

四、其它问题。

1、闸门时间。

有的书或者代码会把闸门时间写成1Hz的周期方波,这样会导致显示时,每2秒才显示一次,比较慢。

可以把闸门时间改为1s高电平,再过几个周期拉低,这个可以看后级的模块来定。这样就可以提高显示的速度。

2、同步。

被测信号要用时标信号来打一拍,同步后再测频,可以提高精度。

3、精度。

精度为时标信号的+-1个周期。如:1MHz的时标信号,精度为一百万分之一秒。

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章