本講將介紹用於實現芯片佈局規劃的強化學習 (RL) 方法，以及在設計計算機芯片的物理佈局時要注意的問題。芯片佈局規劃通常需要數名物理設計工程師耗費數週乃至數月來完成可製造的佈局。我們的方法可在 6 小時內完成佈局規劃，且在能耗、性能和芯片面積等關鍵指標上，均優於或等同於工程師們人工完成的佈局。爲實現這一點，我們將芯片佈局規劃設定爲一個強化學習問題，並開發了一種基於邊緣的新型圖卷積神經網絡結構，這種結構能夠學習豐富且可通用的芯片表示法。此方法已經用於設計下一代 Google 人工智能 (AI) 加速器 (TPU)。
直達 Google 開發者在線課程，收穫 TensorFlow 技術乾貨
https://developers.google.cn/learn/pathways?utm_source=51cto&utm_medium=wearos&utm_campaign=gds21