前言
上一篇瞭解了基本的過程,選型了相關的芯片,本篇描述原理圖的設計過程,在原理圖設計之前或者過程中需要不斷新增原理圖元器件。
Cadence公司針對PCB方面的EDA產品大概可以分爲高端和低端,高端是Cadence SPB,低端是OrCAD。
不論高端低端,原理圖部分都主要用收購來的OrCAD中的原理圖軟件(叫Capture)。
PCB繪圖方面不同,高端Cadence SPB叫Allegro,低端OrCAD的現在主要用Allegro的簡化版,都會包含完整的PSpice(電路仿真軟件)。
設計原理圖得時候,需要對元器件得基本標識圖形進行建立,有些自帶了,有些是官方或者供貨商提供了,網上也有,我們選擇自己建立(主要闡述過程)。
(注意:是Capture CIS,沒有單獨的Cadence OrCad圖標)。
調整窗口分佈:
可能軟件比較老了,沒有像VS那種自動佈局,主窗口縮放時,子窗口也不會縮放:
手動調整:
雙擊彈出屬性框可修改:
修改版本號:
OrCad自帶了一些庫,在安裝目錄下:
庫描述查看:《硬件實用技巧:OrCad自帶原理圖olb/OLB庫枚舉介紹》
普通的元器件,筆者喜歡自己建庫。
(刪掉引入的)。
已經生成了:
修改名稱:
已修改完:
在原理圖上,可以選擇表現出來,也可以選擇不明顯出來,最終是需要原理圖的lib與pcb的lib進行引腳映射決定的。
通過工具如下:
選擇原理圖,然後放置元器件:
手冊推薦的典型電路:
沒繪製出的引腳,全部默認懸空:
參考上面手冊截圖上的電路圖繪製: