台部落
註冊
登錄
寫文章
請輸入正確的登錄賬號或密碼
註冊
忘記密碼
推薦
最新
android
mysql
python
算法
java
linux
javascript
數據庫
php
c++
關於四位計數器的設計,阻塞式與非阻塞式賦值引發的問題
Tina_yaoyao
2020-06-25 17:42:43
使用任務設計四個並行輸入數的排序組合邏輯
Tina_yaoyao
2020-06-25 17:42:42
verilog學習----狀態機設計
either up or down
2020-05-11 17:01:49
利用條件語句實現不同佔空比的分頻時鐘電路
Tina_yaoyao
2020-02-20 16:16:57
使用always過程塊實現一個選擇運算器及八選一數據選擇器
Tina_yaoyao
2020-02-20 16:16:56
Verilog HDL 學習筆記2-blocking and non-blocking assignment
LNAmp
2018-09-01 07:30:41
Verilog HDL 學習筆記1-data type
LNAmp
2018-09-01 07:30:39
Verilog HDL 學習筆記3-Latch
LNAmp
2018-09-01 07:30:39
原碼, 反碼, 補碼 詳解
zl1421169284
2018-08-29 02:25:01
Verilog 中定義信號爲什麼要區分 wire 和 reg 兩種類型?
justgetone
2018-08-25 15:47:04
對Verilog 初學者比較有用的整理
justgetone
2018-08-25 15:47:04
verilog 調試遇到的問題記錄
justgetone
2018-08-25 15:47:04
組合邏輯與時序邏輯
justgetone
2018-08-25 15:47:02
數字電路中同步和異步概念
justgetone
2018-08-25 15:47:02
verilog實現佔空比爲1/2的奇數分頻電路
lujin0808
2018-08-24 22:25:20
加载中⋅⋅⋅
1
2
3
4
5
6
7
8
9
10
verilog學習 24小時熱門