原创 硬件專業應屆生就業職位彙總

下表是統計2013年9月至10月間來博主所在學校招聘的30家左右比較有知名度的企業的應屆本/碩畢業生需求人數的情況,需求人數共計1675人: 硬件類 職位 要求 人數 比例 IC設計 1) Verilog、Pe

原创 拿到6個offer的面試經驗-2015年硬件類筆面試經歷之面試篇(轉)

  如果說一份好的簡歷是求職的敲門磚,筆試是求職的通行證,那麼面試的好壞就直接決定着你是否能拿得到工作這張門票。          找工作到現在,我拿到的offer一共有6個,按時間順序是華爲,36所,阿爾卡特朗訊,國家核電,兆芯,

原创 轉載:硬件專業面試歷程

轉載:面試歷程 一.百度   “硬件與系統開發”崗位。總共有5道大題:   1、1)CMOS反向器及其說明;2)典型的計算機結構;3)VLIW和SIMD的區別與定義;   2、Verilog改錯題;   3、利用SRAM實現同

原创 2014年硬件類筆面試經歷(思科,百度,研究所,國家核電。。)筆試篇(轉)

今年就業形勢:今年形勢依舊不景氣,英特爾硬件部門基本不招人,思科硬件部門和信號完整性方面也不招人,EMC,IBM,AMD硬件開發也沒有名額,可能會有校招,但一般是噱頭做廣告。英偉達倒是搞的轟轟烈烈,最後也沒招人。後面的同學不要對這些公司抱

原创 個人簡歷英語詞彙大全

個人簡歷英語詞彙大全  (2006-07-21 18:23:12) 原文鏈接:http://blog.sina.com.cn/s/blog_4a248863010005lm.html   (原文博客上有很多很好的文章,都是關於IC

原创 【轉】我的華爲面試經歷——技術服務

  9.29號收到華爲的錄取通知,算是自己的處女面了,忍不住寫寫自己的面試經歷。         華爲每年的校招時間都比較固定,九月份的時候,而且流程非常清楚,算是校招的企業中強勁的一支。今年也不例外,從九月初就開始來到學校進行宣講。  

原创 威盛電子- via ASIC 筆試題

威盛電子- via ASIC 筆試題 2007-05-22 1、用給出的一些門電路,搭出表達式output=en_try? en&nomask : en這一表達式   entry,en,nomask是輸入 2、給出電路,將時鐘域1的脈衝

原创 華爲數字芯片工程師實習生面試全過程

華爲數字芯片工程師實習生面試全過程 時間 2014-05-07 11:32:24  CSDN博客 原文  http://blog.csdn.net/li200503028/article/details/25076829 主題 華爲 

原创 跨時鐘域FIFO的老話題:快時鐘域的地址信息如何同步到慢時鐘域?

跨時鐘域FIFO的老話題:快時鐘域的地址信息如何同步到慢時鐘域? 時鐘, 面試官, 同步器 昨天面試被問題這個問題,面試官問譯碼FIFO的關鍵技術,如何解決? 我當時以爲理解的沒問題,就按照Clifford Cummings的論

原创 初學FPGA, 怎麼從硬件上理解?

初學FPGA, 怎麼從硬件上理解? 先理解組合邏輯和時序邏輯,後面就好說了,這裏先講講狹義的組合邏輯和時序邏輯,時序邏輯一般指的是D觸發器,組合邏輯指的是:與門 或門 非門,比較器,選擇器,編碼器,譯碼器,加法器,當然還有兩類比較特殊

原创 【轉】8家公司筆面試經歷-百度-聯發科-瑞晟--

吐槽在前: 應該說,無論是學校背景,專業知識,實習經歷,亦或是項目經驗,我自認爲都還不錯,但是沒想到今年工作這麼不好找。分析了一下原因: 今年的形勢真的不好,很多A類公司不招了,或招1個兩個,導致很多A類學生到B類公司去參加應

原创 【轉】加班與加薪的祕密:一位華爲工程師的經驗分享

2012年7月入職華爲做嵌入式開發,2014年4月離職華爲,2014年7月找到一份創業公司的移動互聯網產品經理的工作。這裏具體分析一下從華爲的工作體驗,供其他在華爲工作或是拿到華爲offer的朋友參考。由於是做研發崗,從研發崗的角度分

原创 【轉】常見數字IC設計、FPGA工程師面試題

1:什麼是同步邏輯和異步邏輯? 同步邏輯是時鐘之間有固定的因果關係。異步邏輯是各時鐘之間沒有固定的因果關係。 同步時序邏輯電路的特點:各觸發器的時鐘端全部連接在一起,並接在系統時鐘端,只有當時鍾脈衝到來時,電路的狀態才能改變。改變

原创 【轉】2010華爲邏輯開發面經

歷經煎熬,下午跟華爲簽了約,整個面試歷經三天。經驗如下:耐心和決心:華爲今年在長春的短信系統好像有問題,同學們大多在23號晚上收到面試通知,我和室友都遲遲沒有。因爲我們情況特殊,是研究所的碩士。所以大家說法比較多吧,剛開始以爲是沒通過簡歷

原创 【轉】找工作衝刺階段計劃安排

       找工作衝刺階段計劃安排 ————————————————————— 9月11號—10月12號(4個星期時間) ————————————————————— 9月11號—9月18號(集成電路設計) 1、*數字IC系統設