原创 解決在Quartus II無法使用ModelSim的問題

在Quartus II中使用ModelSim 編譯的時候出現了類似下面的錯誤   Error: Can't launch the ModelSim-Altera software -- the path to the location

原创 nios版本及兼容性總結

最近在學nios,總結下: 1. nios的工程路徑不能有空格和中文字符; 2. 我以xp2的兼容性運行時出錯,但改回vista或者win7後沒有報

原创 anaconda安裝升級

官網下載anaconda安裝後需將C:\xxx\Anaconda3\Scripts和C:\xxx\Anaconda3添加至path的環境變量中,然後在anaconda prompt中使用conda命令對軟件和相應庫進行更新操作,具體命令如

原创 在Quartus II中快速更新FPGA片上存儲器初始值的一種方法

最近在調試中遇到了這樣一個問題:一組參數預先存儲在FPGA的片上存儲器內;在系統運行過程中部分參數會被讀出,修改後寫回;爲了調試,需要經常變換參數的初始化值。     實現存儲器中數值的初始化比較容易,在生成RAM模塊時指定一個初始化

原创 VC6.0移植到VS2008後的錯誤總結

最近由於要在SISCO的MMS庫基礎上開發,需將開發平臺由VC6.0升級至VS2008,所以需要將原有的項目遷移,免不了碰到移植上的一些問題,特將它們歸納如下: 1  消息映射 VS2008對消息的檢查更爲嚴格,以前在VC6下完全

原创 Python 賦值、淺拷貝、深拷貝的區別?

在寫Python過程中,經常會遇到對象的拷貝,如果不理解淺拷貝和深拷貝的概念,你的代碼就可能出現一些問題。所以,在這裏按個人的理解談談它們之間的區別。一、賦值(assignment)在《Python FAQ1》一文中,對賦值已經講的很清楚

原创 使用VMware虛擬機+gparted對SD卡進行分區的圖文教程

1、準備工作Vmware軟件一套:虛擬機比較大,這個請大家去百度一把 提供一些序列號吧用戶名:www.budingwang.com註冊碼:CC542-2QF41-M847P-EZPQT-Q3AU6用戶名:www.budingwang.co

原创 zynq交叉編譯環境搭建

在Vivado下完之前,先把Zynq的軟件編譯環境安裝好,可以用來重新編譯基於Zynq的Linux系統,同時能寫基於Zynq的C程序(其實Vivado中的SDK也能實現)。下面是具體步驟:   1. 電腦原有XP,爲了安裝Zynq的交叉編

原创 如何實現複雜FPGA設計的時序收斂

“打鼴鼠”是一個古老(電子時代之前)的休閒遊戲。在桌面上有許多洞,每個洞裏都藏着鼴鼠。當有鼴鼠從洞裏鑽出來時,你就用錘子打它,讓鼴鼠退回洞裏,你因此而得分。當鼴鼠返回洞裏時,又有一隻鼴鼠會隨機地從另外一個洞裏鑽出來,你需

原创 筆記本win7做wifi熱點

將win7電腦變身WiFi熱點,讓手機、筆記本共享上網 用win7建立無線局域網,可以共享上網可以局域網遊戲。 開啓windows 7的隱藏功能:虛擬WiFi和SoftAP(即虛擬無線AP),就可以讓電腦變成無線路由器,實現共享上網,節省

原创 ALLEGRO16.3 約束設置

一. 通單端線的線寬設置     該約束定義爲PCS,即physical constraint set,選中physical-->physical constraint set-->all layers,對右邊的功能名字點擊右

原创 通過文件讀寫方式實現Matlab和Modelsim的聯合仿真

雖然Modelsim的功能非常強大,仿真的波形可以以多種形式進行顯示,但是當涉及到數字信號處理的算法的仿真驗證的時候,則顯得有點不足。而進行數字信號處理是Matlab的強項,不但有大量的關於數字信號處理的函數,而且圖形顯示功能也很強大,

原创 VS2008如何自動添加消息映射

        開發MFC時,開發工具VS2008不能像開發工具VC++6.0那樣,直接在類文件上右擊選擇“Add Window Message Handles”來添加消息映射。對於我這個初學者,剛開始一直沒找到可以自動添加的方法

原创 內插和數字上變頻技術

在軟件無線電和測試儀器中,設計人員採用多種數字信號處理(DSP)技術來改善系統性能。內插法是一種DSP技術,可以用內插法提高數字信號採樣率。在採用零差式上變頻的收發器中,內插法可以改善模擬性能。此外,在外差(用中頻)上變頻中,

原创 有關NIOS裏用到SDRAM相移的計算

如何連接Nios II和SDRAM SDRAM和Nios II連接的典型電路框圖如下圖所示。SDRAM和System使用同一個PLL輸出時鐘,可以保證System Clock和SDRAM Clock的相對抖動比較小。外部