原创 EZ-USB開發筆記(二)——CPU介紹

一、概述 EZ-USB使用的是增強的8位8051內核。框圖如下圖所示: 二、內核特點 1. 總線週期爲4個CLK,標準51爲12個CLK 2. 可以工作在主頻12MHz,24MHz,48MHz的時鐘下 3. 擁有兩個數據指針 4.

原创 EZ-USB開發筆記(十)——枚舉與重枚舉

一、概述 當USB主機檢測到由USB設備插入後,就要對設備進行枚舉。所謂枚舉,就是主機從設備讀取各種描述符信息,主機根據這些信息來加載合適的驅動程序。 EZ-USB還可以進行重枚舉,即EZ-USB第一次插入時,先以默認設備進行枚舉,然後

原创 EZ-USB開發筆記(九)——USB傳輸

本文簡單介紹USB2.0傳輸的一些概念,爲方便了解EZ-USB的USB中斷和端點。由於EZ-USB的串行引擎隱藏了USB收發的諸多細節,因此本文只是對USB的傳輸的關鍵概念做介紹,具體的細節需要參見USB2.0協議。 一、USB拓撲結構

原创 EZ-USB開發筆記(六)——CPU外設

一、概述 本文介紹EZ-USB的I/O端口、定時器、UART和I2C的功能。 56-pin封裝的芯片包括三個8位I/O端口(A,B和D端口),100-pin和128-pin的芯片包括五個8位I/O端口(A,B,C,D和E端口),和兩個U

原创 C674x筆記(一)——C674x框架概述

一、概述 TMS320C674x DSP總體框架(megamodule)包括以下子系統: ·C674x浮點/定點 DSP CPU ·第一級程序(L1P)存儲空間控制器(不包括L1P存儲空間) ·第一級數據(L1D)存儲空間控制器(不包括L

原创 EZ-USB開發筆記(三)——內存安排

一、概述 EZ-USB C51內核用內部RAM存儲運行的程序和數據。而不是基於FLASH。 EZ-USB的內存分爲獨立的三個部分:內部數據區域,外部數據區域和外部程序區域。注意,這裏的“外部”是相對於CPU訪問來說,而並不一定要做在芯片的

原创 2-1-1 管腳配置

2.1.1 管腳配置   芯片所有通用管腳除特殊用途外,能容忍5V電平。 管腳的配置包括三個方面:   1. 管腳功能配置 管腳複用功能可查閱芯片手冊。默認爲GPIO功能 當被配置成非GPIO功能時,管腳方向(輸入還是輸出)由該功能決定,

原创 2.1.2 GPIO

2.1.2 GPIO   一、配置 1.1 方向配置(FIOxDIR) 方向配置只有在管腳被配置成GPIO功能時有效,當管腳被配置成其他功能時,方向配置不被接受 P0.29和P0.30管腳共享USB數據線,必須被配置成相同方向! 1.2 

原创 1 工程構建

1. 硬件環境: 主板:HY-LandTiger CPU:LPC1768FBD100 主頻:100MHz 外頻:12MHz(板載晶體) 內存:64K Flash:512K 2. 工程構建 在官網http://www.lpcware.

原创 C674x筆記(零)——內容介紹

一、文檔支持 《TMS320C6748 Fixed/Floating-Point DSP》(SPRS590D):data sheet 《TMS320C674x DSP Megamodule Reference Guide》(SPRUFK5

原创 EZ-USB開發筆記(零)——背景介紹

一、USB傳輸速率 ·USB1.0:1.5Mbps(192KB/s)低速(Low-Speed)。 ·USB1.1:12Mbps(1.5MB/s)全速(Full-Speed)。 ·USB2.0:480Mbps(60MB/s)高速(High-

原创 EZ-USB開發筆記(一)——EZ-USB概述

留白待續 點贊 1 收藏 分享 文章舉報

原创 EZ-USB開發筆記(八)——電源管理

留白待續。。。 點贊 收藏 分享 文章

原创 EZ-USB開發筆記(四)——中斷(上)

本文介紹EZ-USB比標準8051多出的中斷,具體27個USB中斷在《中斷(下)》中介紹。標準8051中斷在《CPU外設中介紹》。 一、概述 EZ-USB可以處理13箇中斷(優先級0最高),比8051多出8箇中斷,如下表所示。   

原创 EZ-USB開發筆記(五)——中斷(下)

一、各個USB中斷介紹 EZ-USB包含一個Resume中斷和一個USB總中斷,其中USB總中斷支持32箇中斷源,但是32箇中斷源中有5個保留中斷,只有27個可用中斷源。這裏具體介紹27個USB中斷源。有些涉及到USB枚舉,傳輸和端點的概