原创 DDR3/4_IP核應用--vivado
參考資料 《pg150-ultrascale-memory-ip》 以該手冊的脈絡爲主線，對DDR3/4控制器進行探討。 1.IP核結構 根據官方提供的資料，IP核主要劃分爲三個部分，分別是用戶接口，內存控制器以及物理層
2020-06-19 11:48:16
10
原创 對Aurora8b10b的簡要理解
Aurora8b10b理解 概述 Aurora 8B / 10B內核是xilinx開發的一種輕量級的串行通信協議，適用於千兆位鏈接。 常用於芯片（FPGA）與芯片（FPGA）之間通信。它用於使用一個或多個收發器在設備之間傳輸數據。連接
2020-05-26 04:15:20
原创 佛系投資---高股息策略
最近在雪球上，看到某個大V寫的文章，看完後比較認同他的觀點。所以趁週末對自己看到的內容梳理了一下。發出來跟大家分享分享，同時也給自己留個記錄。哈哈！
2019-08-28 18:35:43
原创 遠程加載固件_flash基礎知識_3-1
Flash基礎知識以及常用指令 背景知識 最近在做的項目中，有個需要支持遠程升級固件的需求。大體架構就是通過上位機把需更新的固件下發到FPGA中，然後通過FPG
2019-08-06 18:09:00
50
原创 基於FPGA的USB2.0接口通信
基於FPGA的USB2.0接口通信 概述 本文主要介紹一種基於FPGA的FT232H接口通信開發方案。傳統的USB通信開發對工程人員的要求比較高，除了上層應用軟件以外，還需要掌握一定的USB傳輸協議、固件編程以及底層驅動等等。對於FPGA
2019-08-03 17:59:36
146
原创 Vivado聯合modelsim仿真
ModelsIm是FPGA仿真中最常見的軟件之一。可以單獨利用Modelsim來仿真或者通過開發工具調用來聯合仿真。至於用哪一種方法呢？那就取決於個人的喜好了，經過一段時間的對比，目前我比較趨向於利用開發工具聯調來仿真。主要有
2019-06-10 20:20:41
1
原创 理財--指數基金那點事
週末花了大半天時間，看了一下指數基金投資指南一書，受益匪淺。本着讀書了，多動筆，便於化爲自用的原則，就有了以下這一張圖。圖中的思維導圖是我對這本書的一些理解，發出來跟大家分享，可能有些地方理解得不全面，歡迎指正。哈哈！
2019-04-23 20:01:42
原创 開篇
遲到的博客 回顧自己從事電子設計這一塊，一路走來已有差不多5個年頭了。或多或少也有一些項目經驗，但是回過頭來發現項目做完就完了，留下來的記錄寥寥無幾，都是比較零散的記錄，沒有系統梳理過，形成具有自己特色的知識結構。隨着工作經驗的逐步積累，
2018-08-26 16:30:08
原创 SDRAM突發讀寫注意
序言最近的項目需要在設計一個SDRAM控制器，用於存儲一段採樣數據，然後等待上位機下發指令，把數據上報。採用連續突發讀寫模式BL爲4，時鐘50MHz。SDRAM器件型號爲MT48LC16M16A2。（4M*16*4banks），從上面的信
2018-08-26 16:30:05
5
原创 FPGA設計之時序約束---常用指令與流程
約束流程 說到FPGA時序約束的流程，不同的公司可能有些不一樣。反正條條大路通羅馬，找到一種適合自己的就行了。從系統上來看，同步時序約束可以分爲系統同步與源同步兩大類。簡單點來說，系統同步是指FPGA與外部器件共用外部時鐘；源同步（SD
2018-08-26 16:30:05
3
原创 基於FPGA的PCIe接口設計---01_PCIe基本概念
有好幾個月沒來更新博客啦，但是我並不是在偷懶，已經整理好好幾篇的材料，後面陸續會發表出來，敬請期待！哈哈... 最近這幾個月都在啃PCIe，各種查資料，看文獻。總算有點頭緒了，這不，就急急忙忙跟大夥分享一下勞動成果，如果有理
2018-08-26 16:30:03
4
原创 FPGA設計之時序約束
在FPGA的設計當中，時序約束的重要性不言而喻。這也是要做好FPGA設計必須掌握的一門基本功。但是我發現，很多初學者甚至有一兩年設計經驗的已經入門的工程師（包括本尊..汗），並不重視這一基本技能。 歸根到底原因可能有以下幾個方面：1.沒有
2018-08-26 16:30:01
2