原创 Verilog中Wire 和 Reg 的區別
wire 和reg是Verilog程序裏的常見的兩種變量類型，他們都是構成verilog程序邏輯最基本的元素。正確掌握兩者的使用方法是寫好verilog程序的前提。但同時，因爲他們在大多數編程語言中不存在，很多新接觸verilog語言的人
2018-08-27 02:34:44
21
2018-08-27 02:34:44
21
wire 和reg是Verilog程序裏的常見的兩種變量類型，他們都是構成verilog程序邏輯最基本的元素。正確掌握兩者的使用方法是寫好verilog程序的前提。但同時，因爲他們在大多數編程語言中不存在，很多新接觸verilog語言的人
2018-08-27 02:34:44
21