原创 【轉載】使用DS-5調試cyclone v hps preloader記錄
使用DS-5調試cyclone v hps preloader記錄 2018年03月20日 15:40:44 如之 閱讀數：423 使用自己的開發板，我們最先開始做的可能就是preloader。不管我們以後是跑操作系統還是裸程序，prel
2019-06-11 03:48:19
原创 【轉載】ddr3參數-內存系列一：快速讀懂內存條標籤
內存系列一：快速讀懂內存條標籤 內存是我們平常接觸最頻繁的計算機硬件之一，內存的大小、多寡和型號和我們計算機、手機等性能密切相關。內存系列計劃通過三篇文章由淺入深介紹內存的軟硬件特性以及與固件的關係。這是第一篇，以一個生活情景給讀者介紹內
2019-06-11 03:48:19
原创 【轉】DDR3中的ODT
ODT是什麼鬼？爲什麼要用ODT？在很多關於DDR3的博文和介紹中都沒有將清楚。在查閱了很多資料並仔細閱讀DDR3的官方標準（JESD79-3A）之後，總算有點了頭緒，下面來整理整理。 1、首先ODT是什麼？ ODT（On-Die Ter
2019-06-11 03:48:18
26
原创 【轉載】DDR掃盲——關於Prefetch與Burst的深入討論
DDR掃盲——關於Prefetch與Burst的深入討論 1贊 發表於 2017/8/15 13:17:55 閱讀（12692） 評論（1） 學習DDR有一段時間了，期間看了好多的資料（部分公司的培訓資料、幾十篇的博文，Micron的Da
2019-06-11 03:48:18
原创 【轉載】GMII,RGMII,SGMII,TBI,RTBI接口
常見的以太網接口類型有RJ-45接口，RJ-11接口，SC光纖接口，FDDI接口，AUI接口，BNC接口，Console接口。 GMII,RGMII,SGMII,TBI,RTBI接口信號及時序介紹 2016年10月11日 17:08:
2019-06-11 03:48:18
10
原创 什麼是recovery time和removal time？
什麼是recovery time和removal time？ 在同步電路中，輸入數據需要與時鐘滿足setup time和hold time才能進行數據的正常傳輸，防止亞穩態。同樣的道理，對於一個異步復位寄存器來說，同樣異步復位信號同樣需要
2019-06-11 03:48:08
15
原创 【轉】bit、Byte、bps、Bps、pps、Gbps的單位詳細說明及換算
百科 比特率 bps（bits per second），即比特率、比特/秒、位/秒、每秒傳送位數，數據傳輸速率的常用單位。詳見Mbps。 比特（bit）是信息技術中的最小單位。文件大小（例如文本或圖像文件）通常以字節（Byte）爲單位。一
2019-06-11 03:48:08
原创 【轉】DDR基礎之Write_leveling簡介
DDR基礎之Write_leveling簡介 2016年11月24日 09:31:37 雄關邁步 閱讀數：2676 1）爲了更好的提高信號完整性，DDR3存儲模塊採用了fly-by的拓撲結構。該拓撲應用於地址、控制、時鐘線。Fly-by拓
2019-06-11 03:48:08
55
原创 【轉載】圖解DRAM的結構原理
圖解RAM結構與原理，系統記憶體的Channel、Chip與Bank R.F. 發表於 2014年5月31日 09:00 2014-05-31 收藏此文 bank、rank、channel這些關於記憶體的名詞是否已困繞許久，疑似
2019-06-11 03:48:07
2
原创 Linux
https://www.cnblogs.com/megachen/p/9555898.html Linux 操作系統必須完成的兩個主要目的 與硬件部分交互, 爲包含在硬件平臺上的所有底層可編程部件提供服務 爲運行在計算機系統上的應用程
2019-05-07 20:57:17
原创 Multi corner
在已有工程上評估不同速度等級下的Fmax,可以不通過重新選擇器件編譯得到結果,直接利用quartus_sta的speed選項即可: quartus_sta project_name -c revision_name --speed=[2|
2019-05-01 09:58:31
3
原创 【轉載】In-System Programming
ISP簡介（In-System Programming) 2012年09月25日 ISP（In-System Programming） Lattice是ISP（在線可編程）技術的發明者(據說Lattice公司最早是由華人創辦的
2019-04-24 02:56:00
1
原创 【轉載】一文讀懂FPGA與CPLD的區別
一文讀懂FPGA與CPLD的區別 吳湛 • 2017年09月26日 16:38 • 15563次閱讀 FPGA和CPLD都是可編程ASIC器件，在一定的層度上具有很大的相似性，但也有很多不同之處，因爲各自的結構不同，讓它們都各有特
2019-04-24 02:56:00
5
原创 altera Timing constraint某筆記
altera Timing constraint某筆記 http://www.cnblogs.com/rouwawa/p/7716393.html
2019-04-18 23:28:01
7
原创 【轉載】Altera FPGA使用通用SPI Flash（代替EPCS的方法）
Altera器件有EPCS系列配置器件，其實，這些配置器件就是我們平時通用的SPIFlash，據AlteraFAE描述：“EPCS器件也是選用某家公司的SPIFlash，只是中間經過Altera公司的嚴格測試，所以穩定性及耐用性都超過通用
2019-04-16 23:51:21
5