原创 智能化社會訓練
受埃爾法零的訓練方法的啓發，異想天開地想到一種訓練模式--多元自我對抗訓練模式，在這種模式下，每一個單元都是深度模型的一個代表，可以自我學習，有些類似於羣體中的個體。每一個個體都想要“生活”得更好，就是在給定規則下可以更加趨向於某種利
2018-08-27 18:41:02
原创 FPGA問題總結
1、時序邏輯和組合邏輯的區別時序邏輯：定義：任意時刻的輸出不僅取決於該時刻的輸入，而且還和電路原來的狀態有關，並且只有在時鐘跳變時，輸出纔會改變；verilog實現：always模塊的觸發事件只有時鐘的邊沿，賦值語句一般使用非阻塞賦值"<
2018-08-27 18:41:02
17
原创 基於FPGA的CORDIC算法實現——Verilog版
很詳細，當作記錄了，轉載自小一休哥的文章：http://blog.csdn.net/qq_39210023/article/details/77456031目前，學習與開發FPGA的程序員們大多使用的是Verilog HDL語言（以下簡稱
2018-08-27 18:41:01
76
原创 TPU結構總結
TPU只完成推理過程，訓練過程在GPU上完成。TPU可以像GPU一樣通過PCIe總線接口掛載到現有的服務器上。設計目標是爲了在TPU上完成所有的推理模型，從而減少和主機CPU的交互，進而滿足2015年及今後的神經網絡需求。下圖是TPU的整
2018-08-27 18:41:01
11
原创 Vivado使用IP核floating-point實現對數運算
本文介紹使用IP核floating-point來計算對數，該IP計算對數時，計算的是Ln(A)（A是輸入），如下圖所示：輸入是浮點數，所以如果我們在FPGA內使用的定點數，則需要先將定點數轉化爲浮點數：實現對數運算時，可以使用DS
2018-08-27 18:41:01
89
原创 filter在python3中的使用
Python內建的filter()函數用於過濾序列。 和map()類似，filter()也接收一個函數和一個序列。和map()不同的時，filter()把傳入的函數依次作用於每個元素，然後根據返回值是True還是False決定保留還是
2018-08-27 18:41:01
3
原创 ubuntu16.04環境用pip3安裝dlib
依次執行下面三條指令即可： sudo apt-get install libboost-all-dev sudo apt-get install cmake pip3 install dlib
2018-08-27 18:41:00
4