原创 一款32位嵌入式CPU的定點加法器設計
來源：21IC中國電子網 / 作者：夏有爲 林正浩 楊曉峯 發表時間：2006-04-02 從CPU的指令執行頻率上看，算術邏輯單元、程序計數器、協處理器是CPU中使用頻率最多的模塊，而加法器正是這些模塊的核心部件，幾乎所有的關
2018-08-28 10:23:50
原创 Overview of HDL-Based Design——從HDL開始設計的全過程
1.1 Overview of HDL-Based Design This chapter guides you through a typical HDL-based design procedure
2018-08-28 10:23:49
32
原创 TinyOS簡介
TinyOS is an open-source operating system designed for wireless embedded sensor networks. It features a component-bas
2018-08-28 10:23:49
1
原创 FPGA工作原理
一.查找表（Look-Up-Table)的原理與結構 採用這種結構的PLD芯片我們也可以稱之爲FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)簡稱爲
2018-08-28 10:23:49
1
原创 利用FPGA着手設計
摘自：http://direct.xilinx-china.com/company/gettingstarted/index.htm 利用FPGA着手設計 何爲FPGA？ 現場可編程門陣列（FPGA）是基於通過可編程互聯連接的可配
2018-08-28 10:23:49
3
原创 設計一個低成本的無線傳感器網絡節點
設計一個無線傳感器網絡節點 ■ 中科院計算所 徐朝農 趙磊 徐勇軍藉助SOC技術，無線傳感器網絡節點的體積就可以大大減小，應用領域和範圍會不斷擴大。 計算機技術從誕生之日起就一直朝着小型化、智能化和操作簡單化發展，而且其應用領域也在不斷
2018-08-28 10:23:49
2
原创 tinyos環境安裝
我用的是XP，第一步，我先在TINYOS的網站登記下載TINYOS安裝包tinyos-1.1.0-1is.exe，你填寫完 http://webs.cs.berkeley.edu/users/users.php?download=1 就可
2018-08-28 10:23:49
原创 Verilog note---overview 1--ISE使用流程
ISE使用流程 1三種設計流程 1.1 HDL Design Flow 步驟： The HDL Design flow is as follows: Chapter 2, “HDL-
2018-08-28 10:23:49
原创 看ISE 8.2i 的一點總結
純英文，看的偶劇痛苦。記下寫關鍵部分。 the Tcl Console allows a user to enter Project Navigator specific Tcl commands Design SummaryThe
2018-08-28 10:23:49
原创 FPGA Adders: Performance Evaluation and Optimal Design
進位跳加法器（Carry-Skip Adder） 進位選擇加法器（Carry-Select Adder） carry lookahead adder 超前進位加法器 鏈式進位加法器（Ripple-Carry Adder） 對速度和時延的
2018-08-28 10:23:49
5
原创 PACE DESIGH名詞解釋
Pinout and Area Constraints Editor (PACE™) is an interactive graphical application that you can use as follows: To vi
2018-08-28 10:23:49
原创 32個CPLD-FPGA論壇
FPGA/CPLD論壇裏的一個帖子 1. OPENCORES.ORG E3y+g C |Guest這裏提供非常多，非常好的PLD了內核，8051內核就可以在裏面找到。中國門戶網站ixwT+w!M$eoEDA進入後，選擇project或者由
2018-08-28 10:23:49
原创 verilog 深入指南之charpter5
劇痛苦的一章。。。。。。。。。。。。。。。。 Design Implementation（實現設計） is the process of translating, mapping, placing, routing, andgenera
2018-08-28 10:23:49
2
原创 Top-level HDL Flow
You can use PACE™ for pin assignment at an early stage of the design cycle by starting with a top-level HDL design, as
2018-08-28 10:23:49
原创 中國科學院近代物理研究所概況
中國科學院近代物理研究所概況 中國科學院近代物理研究所創建於1957年，現已發展成爲一個以重離子物理及其相關交叉學科爲主要研究方向，相應發展粒子加速器和核技術的綜合性研究所。 20世紀80年代以來，近物所建成
2018-08-28 10:23:49