原创 AD 多層板設計

1。多層板在內電層切割是,儘量做到相同電壓元件放置在一起,這樣一來,能夠在做內電層切割時,把相同的部分切割在一起 2.如果部分相同電壓元件迫不得已不能放在一起,在做內電層切割時應該拉一段區域放在一塊 3.退偶電容原則上放在FPGA芯片下方

原创 【cadence】關於在cadence中標號的問題

orcad中元器件實例化後有兩個屬性,對應子啊屬性中爲 白色部分爲instance屬性,黃色部分爲occurence 屬性 當兩個屬性一致的時候,黃色部分是默認不顯示的。如果防止元器件是通過copy和paste進行的,那麼就會吧partr

原创 AD添加自定義logo

本文以Altium designer 6.9爲例,其他版本大同小異: 1.點擊DXP→Run Script.. 2.點擊Browse 打開:AD的安裝目錄下\Altium Designer 6\Examples\Scripts\Delph

原创 【Allegro】關於焊盤與封裝製作

焊盤 焊盤類型:規則焊盤(Regular Pad),反焊盤(Anti-Pad),熱風焊盤,不規則焊盤。 應當注意的是: 在平面設計中,如果使用正片設計,那麼和熱風焊盤沒有關係,中間層鋪銅後shape和通孔間距是根據通孔的regu

原创 【FPGA】FPGA學習筆記

D觸發器是上升沿前面的低電平將信號加載到D端,上升沿時Q端輸出D端的信號 連接到inst實例上的信號應該是wire,而不能用reg的 task可以對testbench中所有的reg變量賦值 mealy狀態機:輸出和

原创 【FPGA】modelsim的run.do文件撰寫

tb文件比較方便的撰寫方法,包括各種例化庫的生成 本文介紹的方法是藉助於quartus生成的包含altera庫的方法,xilinx待學習 步驟如下: 編寫tb文件 在quartus中配置eda工具選項下的仿真參數 在工程中,e

原创 Verilog中順序語句的理解

順序語句是執行完一句再執行下一句,如果有非阻塞就要按照並行處理,再說幾個概念: 並行,順序:verilog主要的模塊之間都是並行執行的,例如各個always之間 如果你在一個always中要對a賦值,而在另一個always中要使用a的值,

原创 【AD】AltiumDesign設計小技巧

1、統一設置PCB中註釋字體的大小: 在PCB編輯狀態,鼠標指向任一需要修改的絲印字符,右鍵選擇find similar object,這時會彈出的對話框中將代表元件字符的選項右邊對應選項改爲same,點擊OK,會出現inspector面

原创 【AD】AltiumDesign多層板設計

1。多層板在內電層切割是,儘量做到相同電壓元件放置在一起,這樣一來,能夠在做內電層切割時,把相同的部分切割在一起 2.如果部分相同電壓元件迫不得已不能放在一起,在做內電層切割時應該拉一段區域放在一塊 3.退偶電容原則上放在FPGA芯片下方

原创 用ISE14.7引用功能強大的UltraEdit編寫Verilog

對於FPGA初學者來說,使用FPGA編譯軟件所帶的編輯器寫代碼已經完全夠用,但隨着工程的不斷增大,ISE自帶的編輯器用起來顯得有點力不從心,所以本文中我將爲大家分享一款功能強大的編輯軟件UltraEdit。   編輯軟件有很多,如vi

原创 【Office】關於分節後標題行段前距離不足/段前設置不生效的問題

在word中會遇到段前設置不生效的問題,比如 一級標題段前24磅斷後18磅,但實際效果中段前的顯示不出來,如下: 解決方案如下: 切換到大綱視圖,可以看到在章節標題前的分節符前有個減號,這個減號位置處大綱級別爲1級,將其改爲正文即可

原创 【Allegro】PCB設計小技巧

本文部分參考文件如下: Allegro繪製PCB流程 Cadence繪製PCB流程 鑽孔 關於放置過孔 常用的方法是在走線的時候雙擊添加過孔(或者在選好打通範圍情況下,直接雙擊也可以增加一個過孔) 如果有修改過孔的需求,可以

原创 【AD】AD bga扇出指南

修改電路設計規則:(無法正確扇出多數是因爲默認規則沒有修改,如有不同的扇出需求,可在完成一個扇出後再次修改rules) Clearance width(推薦線寬與最小線寬) via(推薦直徑與最小直徑) fanout control

原创 【PCB】ADI公司電路仿真與PCB設計

EMC是指設備在電磁環境下保持良好性能,並且不會像環境中任何器件引入電磁干擾的能力 外部電器活動產生的噪聲爲電磁干擾EMI

原创 【電路】ADI電路-楊

第5冊 6.4線性穩壓電源 線性穩壓電源:(實驗室常用電源)內部使用低頻變壓器,優點是輸出紋波小,缺點是效率低,成本高 開關穩壓電源:內部使用高頻變壓器,效率高,缺點是紋波大