原创 Warning[25]: Label 'xxxxx' is defined pubweak in a section implicitly declared root
基於創建STM32工程時編譯會出現大量警告，參考IAR官網解決方法： https://www.iar.com/support/tech-notes/assembler/warning25-label-xxxxx-is-defined-pu
2020-06-19 15:06:37
2
原创 深入淺出FPGA-3-verilog HDL
文章出處：http://blog.csdn.net/rill_zhen/article/details/7819855 引言 FPGA最初階段的學習可以分爲兩部分。一是HDL的語法，二是相關工具的使用。 這第一部分，就是ver
2020-06-19 15:06:37
原创 verilog--除法器的簡單實現(1)
文章出處:http://blog.csdn.net/rill_zhen/article/details/7961937 引言 除法器在FPGA裏怎麼實現呢？當然不是讓用“/”和“%”實現。 在Verilog HDL語言中雖然有除
2020-06-19 13:59:57
445
原创 Git 代碼管理中 .gitignore 文件無效的解決方法
原文地址《Git 代碼管理中 .gitignore 文件無效的解決方法》 在用 Git 進行代碼管理的過程中，我們會發現後添加進去的 .gitignore 文件，或者是中途修改了 .gitignore 文件後，.gitign
2020-06-19 12:56:06
原创 Xilinx Vivado的使用詳細介紹（3）：使用IP核
文章來源：http://www.paincker.com/vivado-basic-usage-3 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數學運算（乘法器、除法器、浮點運算器等）、信號處理（FFT
2020-02-24 11:55:49
4
原创 iOS開發者有價值的工具集
1.Gitx (rowanj-dev) Git是一個命令行代碼管理系統，可能你已經在使用它了，它可以很好地幫你管理代碼版本，功能非常強大，支持feature branches、tags、submodules以及logs等。並且其提供
2020-02-24 11:55:49
72
原创 代碼手寫UI，xib和StoryBoard間的博弈，以及Interface Builder的一些小技巧
代碼手寫UI 這種方法經常被學院派的極客或者依賴多人合作的大型項目大規模使用。Geek們喜歡用代碼構建UI，是因爲代碼是鍵盤敲出來的，這樣可以做到不開IB，手不離開鍵盤就完成工作，可以專注於編碼環境，看起來很cool很高效，而且不到運行時
2020-02-24 11:55:49
原创 Xilinx Vivado的使用詳細介紹（2）：綜合、實現、管腳分配、時鐘設置、燒寫
文章來源：http://www.paincker.com/vivado-basic-usage-2 前面一篇介紹了從新建工程一直到編寫代碼進行行爲仿真，這篇繼續進行介紹。 修改器件型號 新建工程時選擇過器件型號，如果新建好工程後
2020-02-24 11:55:49
37
原创 Xilinx Vivado的使用詳細介紹（1）：創建工程、編寫代碼、行爲仿真、Testbench
文章來源：http://www.paincker.com/vivado-basic-usage-1 新建工程 打開Vivado軟件，直接在歡迎界面點擊Create New Project，或在開始菜單中選擇File - New
2020-02-24 11:55:49
原创 Source Tree提交出現 POST git-receive-pack (chunked) 解決方案
出現 POST git-receive-pack (chunked) 的原因就是 當使用 HTTPS 提交到 Git 上時使用不檢查加密要是東西過多將導致提交停止 解決方案 方案1> 使用 Git 提交代碼 進入到要提交的代
2020-02-24 11:55:49
5
原创 深入淺出FPGA-1-Cyclone芯片內部
文章出處：http://blog.csdn.net/rill_zhen/article/details/7768552 引言 在學FPGA之前，一定弄明白一件事情，就是，FPGA到底是什麼？ 好吧，這一節主要說一下這個問題，當
2020-02-24 11:55:49
原创 深入淺出FPGA-2-讓source insight 支持verilog HDL
文章來源：http://blog.csdn.net/rill_zhen/article/details/7793142 引言 工欲善其事，必先利其器。最近用verilog在FPGA上做一個簡易的計算器，整個工程由6個模塊組成，之
2020-02-24 11:55:49
7
原创 Source Tree 免登陸安裝方法
安裝Source Tree時需要登錄賬號才能進行下一步的工具安裝，但有時登錄界面總是刷新不出來，VPN也不行，可以採用以下方法，親測可用！！！ %LocalAppData%\Atlassian\SourceTree\accounts.j
2020-02-24 11:55:49
原创 Git教程
參考教程：https://www.liaoxuefeng.com/wiki/0013739516305929606dd18361248578c67b8067c8c017b000
2020-02-24 11:55:49
原创 IAR EWARM Printf via SWO
文章來源：http://www.cnblogs.com/shangdawei/archive/2013/04/10/3011576.html IAR編譯器使用SWO輸出調試信息設置： Stdout and stderr of the
2020-02-24 11:55:49
1