原创 Elektor SDR製作

前段時間在網上看到Elektor SDR,據說效果不錯,抽空畫了個PCB,趁着端午放假,焊接了一套,效果確實不錯。廢話少說,電路圖如下: 焊好的PCB如下: 硬件準備好,下一部就是準備軟件了。 1.當然是用ARDUINO ID

原创 ST7735 FPGA驅動

買了一塊ST7735的1.3寸彩色OLED,將賣家提供的STM32程序很快移植到了ZYNQ上,點屏成功。用IO模擬確實很慢,抓波形看了一下,SCK大概是1MHz的樣子,單色刷屏時,延遲較大。 參照希科電子的IP,用邏輯加速,折騰了

原创 PYNQ ADAU1761播放正弦和餘弦波

參照www.harald-rosenfeldt.de 大牛的例程,移植到了PYNQ上,左右聲道分別播放同頻率的正弦和餘弦,波形如下: 完整工程見我的資源

原创 ADAU1761配置成耳機輸出

從網上下載了一個ZedBoard的ADAU1761例程,在PYNQ上修改了,可以運行,但是耳機不出聲。檢查了一下,原例程是從LINE OUT輸出,但是PYNQ的LINE OUT沒有接到音頻座上,看了一下ADAU1761的數據手冊,

原创 MOXON天線製作

首先下載moxgen軟件 根據中心頻率和線粗,計算出各單元尺寸 我的設計中心頻率是435MHz 結果做好測試中心頻率在405M,只能修剪振子 最終調試到432M,感覺moxgen算出來的尺寸略微偏長 測試了一下,0.5W打開嶽

原创 FPGA AM調幅信號產生

FPGA產生AM調幅信號,通過DAC輸出,測試環境爲PYNQ+正點原子ATK_HS_DA_DA卡,如下: 測試波形如下: 完整工程見我的資源

原创 TI高速ADC基礎 SLAA510(一)

本文的目的是介紹高速ADC相關的理論和知識,詳細介紹了採樣理論、數據手冊指標、ADC選型準則和評估方法、時鐘抖動和其它一些通用的系統級考慮。另外,一些用戶希望通過交織、平均或抖動(dithering)技術進一步提升ADC的性能。

原创 PYNQ FIR濾波器硬件加速(一)

軟件部分見Acceleration of a FIR filter on the PYNQ-Z1 https://gist.github.com/shohei/e618a5befc55ba0c1ba875a284221baf 硬件

原创 ZYNQ IIC EEPROM讀寫例程

硬件平臺爲PYNQ-Z2,從Raspberry Pi Header通過杜邦線連接AT24C02小板。 軟件代碼直接用的ZC706 BIST中的代碼。 調試過程中遇到了兩個坑: 1.PYNQ-Z2 USER MANUAL中Raspb

原创 ZYNQ SPI 主從master/slave

在PYNQ-Z2上用PS端SPI做主,PL端SPI做從,控制PL端的4個LED。 SPI的SLAVE端代碼直接使用fpga4fun網站的例子。 實際運行波形如下: 完整的VIVADO 2017.4工程見我的資源。

原创 FPGA播放WAV的簡單例子

代碼參考了《Programming.FPGAs.Getting.Started.with.Verilog》,原代碼是用的寄存器存儲WAV數據,我改成了用BRAM存儲。原理框圖如下: 原理比較簡單,2M時鐘驅動計數器計數,計數值與

原创 PlutoSDR破解升級AD9363到AD9364

PlutoSDR原裝的AD9363,可以升級到AD9364,性能如下: 破解升級方法如下: 連接PlutoSDR串口到PC 登錄,用戶名爲root,密碼爲analog 輸入如下命令: fw_setenv attr_name

原创 WIN10安裝VMware的管理員權限問題

WIN10安裝VMware,結果安裝完畢後,跳出license界面,輸入license,顯示需要管理員權限,用管理員權限運行仍然不行。 在網上搜索的命令提示符下運行相應的指令,依然破解失敗。 無奈,重裝VMware,選中VMwar

原创 PADS VX2.3在WIN 10閃退解決方法

在WIN 10中安裝PADS VX2.3,打開閃退,解決方法,勾選“以管理員身份運行此程序” PS:其實用管理員身份運行一次即可

原创 基於XILINX 7系列的開源SATA 3.0 IP

SATA IP一直是各大公司的不傳之祕,一般報價都是10W甚至幾十W,開源的IP也有,但最多也就支持SATA 2.0,而且都是V4、V5、V6等老平臺,CoreyChen大牛在GIT上發佈了一個基於XILINX 7系列的開源SAT