原创 RTL綜合
這次介紹一些有關RTL綜合的知識 組合邏輯綜合 可綜合的邏輯可由以下方式描述： 結構化的基本門網表 一系列連續賦值語句 一個電平敏感的週期性行爲 門級網表綜合 module test( input a,
2020-06-16 08:53:32
原创 RTL綜合----for循環
對於現在的仿真器，for循環一般都是可以綜合的。 `timescale 1ns / 1ps module test( input clk, rst_n, input
2020-06-16 08:53:32
原创 CORDIC--HLS實現
1. 背景 CORDIC(Coordinate Rotation Digital Computer)座標旋轉數字計算機是一種計算三角函數，雙曲函數和其他數學函數的有效技術。CORDIC僅使用加法，減法，位移和表查找來執行簡單計算，這些計算
2018-09-01 13:59:09
1
原创 FIR濾波器--HLS實現
1. 基本卷積操作 y[i]=∑j=0N−1h[j]×x[i−j]y[i]=∑j=0N−1h[j]×x[i−j] 2. 11抽頭濾波器HLS代碼 #define N 11 #include "ap_int.h" typedef int
2018-09-01 13:59:06
1
原创 Verilog中的批處理generate和縮減運算符
最近在寫貪吃蛇程序時遇到了一個問題，貪吃蛇的每節參數必須全部定義，相當於一個結構體，裏面有座標和方向，當我想把貪吃蛇的長度從2節變爲多節時，遇到了一個很大的問題，雖然後面每節的代碼和前面的近似，但是代碼量巨大，一個一個複製會非常麻煩，於是
2018-09-01 13:59:06
原创 RTL綜合<一>
這次介紹一些有關RTL綜合的知識 組合邏輯綜合 可綜合的邏輯可由以下方式描述： 結構化的基本門網表 一系列連續賦值語句 一個電平敏感的週期性行爲 門級網表綜合 module test( input a, b, c
2018-09-01 13:58:21
原创 RTL綜合<2>----for循環
對於現在的仿真器，for循環一般都是可以綜合的。 `timescale 1ns / 1ps module test( input clk, rst_n, input [7:0
2018-09-01 13:58:21