原创 SerDes知識詳解(非常受啓發的一篇文章)
此貼轉載技術貼,原文地址已經不明瞭。如果原創作者或者知道原創出處的朋友們,可以告知一下,尊重原創。 一、SERDES的作用 1.1並行總線接口 在SerDe
原创 跨時鐘域信號處理
感謝作者的詳細講解,尊重原創。原文轉載自:https://blog.csdn.net/skyplain1984/article/details/54782968 https://www.cnblogs.com/hfyfpga/p/
原创 FPGA時序分析—vivado篇
FPGA時序分析—vivado篇 時序分析的基本步驟: 一個合理的時序
原创 Xilinx SelectIO設計文件
本文轉載自:https://blog.csdn.net/u924512005/article/details/70655272 詳細瞭解FPGA selectIO是學習FPGA基礎,FPGA IO接口標準約束了IO的實現方式。大
原创 Xilinx FPGA 學習筆記——原語 BUFIO 的理解
轉載出處: https://blog.csdn.net/lg2lh/article/details/45375317 我一直沒搞明白BUFIO是幹嘛用的。 官方解釋有這麼一段話,如下:(virtex的) “BUFIO是用來
原创 xilinx oddr idelay用法簡單介紹
本文轉載自:https://blog.csdn.net/q774318039a/article/details/88910399 尊重原創,感謝原創。 我們知道xilinx FPGA的selectio中有ilogic和olog
原创 解決Anaconda navigator閃退問題
問題描述:安裝Anaconda及使用過程中沒有出現任何問題,但當打開 Anaconda Navigator時閃退,就是會出現一個打開圖標,但無法啓動成功就退出了。解決方法:1.使用管理員權限運行 Anaconda Prompt 2.升級n
原创 DDR調試問題彙總,以及時鐘例化問題。
一、 問題描述: ERROR:NgdBuild:455 - logical net 'clk400m_p' has multiple driver(s) ERROR:NgdBuild:455 - logical net 'clk400m_
原创 I2C總線協議
轉載地址:http://www.elecfans.com/emb/jiekou/20171206595812_2.html一、概述 1、I2C總線只有兩根雙向信號線。一根是數據線SDA,另一根是時鐘線SCL。 SCL:上升沿將數據輸入到
原创 modelsim-win64-10.4-se 下載、安裝、破解全攻略
原帖:http://blog.csdn.net/u013753393/article/details/50349636 原帖:http://blog.csdn.net/github_33678609/article/details/5
原创 怎麼獨立使用Modelsim進行工程仿真
原帖:http://www.cnblogs.com/yuphone/archive/2010/08/30/1812932.html轉貼: 天馬行空W https://www.cnblogs.com/woshitianma/archive
原创 Ubuntu16.04,CUDA9.1,OpenCV3.1,Tensorflow完全配置指南
原文地址:http://blog.csdn.net/xierhacker/article/details/53035989學習了理論很久了,要折騰實踐的東西,那麼自然繞不過一些主流的框架,其實那些框架本身是不難安裝的,但是一旦涉及到GPU
原创 ISE約束文件UCF的基本語法
首先聲明,UCF約束文件其中的語法也有很多,筆者也不是特別清楚,因爲目前所做項目中並沒有遇到。在目前遇到的項目中經常用到的語法,做一下總結,也希望能給新人朋友提供一個學習的思路。 (一)約束的分類: 利用FPGA進行系統設計常用的約束主
原创 modulsim 添加XILINX庫
雙擊simulation library compilation wizard沒有錯誤,EDK允許出現錯誤,即添加庫成功。最後在你指定的xlib目錄下,會出現這麼一堆東西,這就是庫,已經生成了不過現在還有一個問題,那就是,modelsim