原创 fpga接口系列_基於zynq的以太網開發（pl到ps） 第六天
目的：硬件通過光纖傳輸數據，用以太網交互。 條件：掌握傳輸接口以及傳輸通道、瞭解傳輸協議、通過協議控制ip核發送數據。 查到的實現方案:通過ps端的RGMII接MIO與外界通信。 使用ps端的GMII通過EMIO，與外界通信，而EMI
2020-07-04 11:34:36
原创 FPGA中流水線詳細介紹（重溫流水線）
總覽 1、什麼是流水線？流水線有什麼好處。 流水線和串行處理 顧名思義，就是將數據以流水的方式運行起來。以三條指令爲例。由下圖可見，總執行時間，減少4t，相當於一半。尤其指令越多，流水線處理越好，但一般不超過八段，超過八段以
2020-07-04 11:34:36
原创 vivado使用教程（一）IP封裝核調用
系統環境：win10、 開發軟件：vivado2018.3 忽略工程，直接封裝IP核。 1、在工具欄直接選擇creat and package New Ip 2、選擇封裝模式 封裝當前工程，即將該工程封裝成一個ip。如果調用了zynq的
2020-07-04 11:34:36
原创 Selectio主要有電氣特性/邏輯資源/高級io資源（從今天開始做一個整理彙總）第一天
FPGA主要由IO資源 / CLB /佈線等構成片子，通過在線編程配置不同模塊信息來半定製開發設計芯片。目前本人主要從事圖像採集這一塊。 什麼是selectIO，怎麼用？ selectIo是fpga中的可配置邏輯輸入輸出，通過內部搭建不同
2020-07-04 11:34:36
原创 關於高速信號傳輸的總結（多通道LVDS/CAN//camaralink/ADC等），第八天，重寫selectIO
這段時間一直在做某高速信號傳輸，在此做一個小的總結。關於idealy 一、前提：問題及描述 高速信號傳輸最害怕什麼問題？干擾。 高速信號傳輸，任何環境發生改變都會導致數據傳輸的不準確。比如接口、佈線、溫度、磁場、抖動等等，
2020-07-04 11:34:36
原创 fpga中的input delay 該如何利用vivado介紹設置、使用（1）第五天
問題：該怎麼確認輸入的最小和最大延遲？同理怎麼確認例外和多週期。 上一節瞭解建立時間和保持時間，其實就是知道fpga的芯片的基本時鐘工作。 接着上一篇瞭解了基本時鐘，以及時鐘路徑之後就需要知道該怎麼設置最大最小時鐘延遲。
2020-07-04 11:34:36
原创 vivado_CLB介紹及拓展(第二天)
看了一些博文，但是還是建議直接讀vivado文檔ug474_7Series_CLB。 一、什麼是CLB？ 這裏作簡要介紹，首先什麼是CLB？答：CLB 就是可配置邏輯單元。是fpga的內部資源，硬件電路設計就是使用這些資源進行開發。使用原
2020-07-04 11:34:36
2
原创 建立時間和保持時間的 介紹（時鐘約束）第四天
關於FPGA時鐘 爲什麼需要做時序分析。 在fpga中，時許邏輯的所有的數據變化都通過時鐘來控制。之所以做時鐘分析就是通過時許分析讓設計者知道自己的設計是否滿足時許要求。 時序分析的原理。 時序路徑是由相同時鐘或者兩個不同時鐘控制的一對時
2020-07-04 11:34:36
原创 vivado使用教程（三）DRC校驗和SSN
DRC（design rule check） 選中report drc，會顯示需要檢查的內容，並且選擇不同的檢查類型，包括佈局佈線、bit流等等。 阻止將高速收發器GTs的管腳賦值給噪聲敏感的管腳； 避免I/O標準違反設計規則； 確保I
2020-07-04 11:34:36
原创 低速接口整理（IIC/UART/SPI/CAN）及實現
1、半雙工、全雙工 同步半雙工：共用一根數據線。設備從主設備發給從設備，這時從設備不能發給主設備。比如IIC。當SCL傳輸SDA時，SDA只能傳輸單端數據。點對點傳輸，但是，IIC掛載在相同的線上，可根據主地址選擇發送設備
2020-07-04 11:34:36
原创 BT1120，模擬視頻輸入輸出格式（fpga視頻採集顯示系統）第三天
對於fpga來說，圖像採集這一塊最重要的就是保證數據的準確性。所有操作也都是爲了保證數據可以準確無誤的傳輸計算。就圖像而言，主要有行場和數據有效信號。針對這三個信號，就構成圖像尺寸，圖像傳輸標準，圖像格式等基本要素。所以，要採集或者傳輸圖
2020-07-04 11:34:36
原创 關於fpga的總結（寫csdn總結系列）
1、寫這個的目的主要是爲了記錄自己的學習過程。並且就目前fpga學習而言，感覺最重要的不是實現，最主要的方案，爲什麼用fpga？。所以，學習應該是需要了解，問題是什麼，目前已有什麼實現方案，結合自己做的東西方案設計優勢在哪。而目前的博客，
2020-05-24 05:58:49
原创 高速信號SRio總結，邏輯層和傳輸層。第七天
傳輸速率和時鐘：1x、2x、4x的通信方式，支持速度1.25G/2.5G/3.125G/5.0G和6.25G，分別支持125M和156.25M時鐘 主要用途：最主要的優勢是系統內互聯可靠，增加了帶寬和傳輸的總線速度。 Ip包裝：Rapid
2020-04-28 12:58:18
1
原创 基於zynq的以太網開發 第六天
目的：硬件通過光纖傳輸數據，用以太網交互。 條件：掌握傳輸接口以及傳輸通道、瞭解傳輸協議、通過協議控制ip核發送數據。 查到的實現方案 接口介紹： 首先主要了解解以太網的接口，主要有MII、RGMII、GMII、SGMII、TBI
2020-04-24 14:48:46
1
原创 關於debug調試。ila、網表、hdl、eco
debug調試總共有三種方式。 無非就是ila核監測。 （*mark_debug= “true” *） wire [3:0] in； 以及網表檢測（利用綜合好的信息，添加debug，然後給觸發時鐘）三種方式的操作方式不表。 對三種方式
2020-04-21 23:29:07