原创 關於genvar及generate用法的總結【Verilog】

Abtract generate語句允許細化時間(Elaboration-time)的選取或者某些語句的重複。這些語句可以包括模塊實例引用的語句、連續賦值語句、always語句、initial語句和門級實例引用語句等。細化時間是指

原创 內存rank概念和區分

1:什麼是RANK? 答:CPU與內存之間的接口位寬是64bit,也就意味着CPU在一個時鐘週期內會向內存發送或從內存讀取64bit的數據。可是,單個內存顆粒的位寬僅有4bit、8bit或16bit,個別也有32bit的。因此,必須把

原创 西數硬盤 黑、紅、藍、綠、紫不同顏色系列硬盤區別

綠:轉速低、噪音低、省電、速度慢、可靠性一般、不適合RAID,適合當個人電腦的倉庫盤 紅:轉速低、噪音低、省電、速度慢、可靠性較高,適合RAID,適合併發量不大的NAS 藍:轉速高,噪音中、耗電中、速度中、可靠性中、不適合RAID,適

原创 SSD [FAILED] Failed to mount /sysroot解決辦法

在使用pcie接口的SSD測試時發現SSD不能正常啓動,出現[FAILED] Failed to mount /sysroot的錯誤。 [ OK ] Reached target Remote File Systems (Pre)

原创 USB命令(請求)和USB描述符

一、USB命令   在USB規範裏,對命令一詞提供的單詞爲“Request”,但這裏爲了更好的理解主機與設備之間的主從關係,將它定義成“命令”。  所有的USB設備都要求對主機發給自己的控制命令作出響應,USB規範定義了11個標準命令,

原创 USB協議[轉]__總結得很好

一 枚舉過程:◆ 用戶將一個USB設備插入USB端口,主機爲端口供電,設備此時處於上電狀態。◆主機檢測設備。◆集線器使用中斷通道將事件報告給主機。◆主機發送Get_Port_Status(讀端口狀態)請求,以獲取更多的設備信息。◆集

原创 USB2.0協議分析

原帖地址:http://blog.chinaunix.net/uid-31087949-id-5760709.html 一、USB硬件介紹 1.1、概述         一條USB傳輸線分別由地線、電源線、D+和D-四條線構

原创 PCIe基礎知識

PCIe總線概述 隨着現代處理器技術的發展,在互連領域中,使用高速差分總線替代並行總線是大勢所趨。與單端並行信號相比,高速差分信號可以使用更高的時鐘頻率,從而使用更少的信號線,完成之前需要許多單端並行數據信號才能達到的總線帶寬。 P

原创 int main(int argc,char* argv[])詳解

argc是命令行總的參數個數       argv[]是argc個參數,其中第0個參數是程序的全名,以後的參數      命令行後面跟的用戶輸入的參數,比如:      int   main(int   argc,   char*  

原创 Linux內核中的printf實現

從main.c中的printf開始讀這個函數。 首先看printf函數的定義: 1  static int printf(const char *fmt, ...) 2  { 3      va_list args; 4      i

原创 QPBOC交易流程詳解--POS與卡片的數據交互進行分析

QPBOC交易,也就是快速的借記貸記。 很多人都容易混淆了QPBOC,PBOC和電子現金、電子錢包的概念。首先,電子錢包早在PBOC2.0的規範裏面就去掉了,在PBOC3.0裏面把MSD也去掉了。因此,最新的PBOC3.0規範裏面,

原创 MDI/MDIX接口

MDI/MDIX is a type of Ethernet port connection using twisted pair cabling. The MDI (for medium dependent interface) is

原创 UBUNTU上RTEMS開發環境建立

開發目錄如上圖所示 在改目錄下執行: ./bootstrap -c && ./bootstrap -p && \ $HOME/development/rtems/rsb/source-builder/sb-bootstra

原创 DAS、SAN、NAS三種存儲方式的概念及應用

DAS(Direct-attached Storage) 直連存儲 直連式存儲與服務器主機之間的連接通常採用SCSI連接,SCSI通道是IO瓶頸;服務器主機SCSI ID資源有限,能夠建立的SCSI通道連接有限。 無論直連式存儲還是服務器

原创 Verilog中 reg和wire 用法和區別以及always和assign的區別

1、從仿真角度來說,HDL語言面對的是編譯器,相當於使用軟件思路,此時: wire對應於連續賦值,如assign; reg對應於過程賦值,如always,initial; 2、從綜合角度,HDL語言面對的是綜合器,相當於從電路角度來思