原创 使用ModelSim進行時序仿真
一、準備工作 首先需要EDA綜合工具生成用於功能或時序仿真的網表文件（VHDL爲.vho，Verilog爲.vo），以及使用EDA仿真工具進行時序仿真時所需要的包含時序延時信息的標準延時格式輸出文件（.sdo）。 這裏我們以EDA工具爲A
2020-06-25 11:05:29
87
原创 Visual Studio 2008配置SystemC開發環境
步驟一、編譯System庫 1.下載SystemC library source code 到http://www.systemc.org 註冊會員賬號後，即可下載SystemC library soure code
2020-02-24 18:38:03
4
原创 基於FPGA的flash讀寫控制
首先需要了解一些flash的內部工作環境，也就是器件工藝（可以參考相關資料）。給flash寫數據時只能把1寫成0，而不能把0寫成1，因此每次寫數據之前需要擦除數據（置爲1），這樣才能正確寫入數據。 我們以SPANSION的型號爲S29A
2020-02-24 18:38:03
3
原创 modelsim中代碼覆蓋率使用詳解
Modelsim代碼覆蓋率功能Code coverage，能報告出statement（語句）、branch（分支）、condition（條件）、expression（表達）、toggle（信號翻轉）、fsm（有限狀態機）等多種覆蓋率情況。
2020-02-24 18:38:03
53
原创 圖像變換 - Canny算子邊緣檢測(cvCanny)
John Canny於1986年提出Canny邊緣檢測算法。 John Canny研究了最優邊緣檢測方法所需的特性，給出了評價邊緣檢測性能優劣的三個指標： 1.好的信噪比，即將非邊緣點判定爲邊緣點的概率要低，將邊緣點判爲非邊緣點的概率要低
2020-02-24 18:38:03
6
原创 圖像變換 - 卷積(cvFilter2D)
最常見的圖像變換（image transform，即將一幅圖像轉變成圖像數據）就是傅里葉變換（Fourier transform）,即將圖像轉換成源圖像數據的另一種表示，而卷積是大多數變換的基礎。 我們可以用方程來表示這個過程。我們首先
2020-02-24 18:38:03
原创 ModelSim查看SystemC產生的波形
在Windows環境下可以利用Modelsim來查看VCD文件。以下詳述用Modelsim查看VCD文件的流程。 在此之前認爲用戶熟練使用Modelsim。 1、創建Modelsim新工程。 2、將SystemC在VS2008產生的VCD
2020-02-24 18:38:03
11
原创 圖像處理 - 平滑處理(cvSmooth)
“平滑處理”也成爲“模糊處理”，是一項簡單且使用頻率很高的圖像處理方法，用圖很多，但最常見的是用來減少圖像上的噪聲或者失真。降低圖像分辨率時，平滑處理是很重要的。 目前opencv可以提供5中不同的平滑操作方法，所有操作都有cvsmoot
2020-02-24 18:38:03
原创 圖像變換 - sobel算子(cvSobel)
首先，我們來開一下計算機是如何檢測邊緣的。以灰度圖像爲例，它的理論基礎是這樣的，如果出現一個邊緣，那麼圖像的灰度就會有一定的變化，爲了方便假設由黑漸變爲白代表一個邊界，那麼對其灰度分析，在邊緣的灰度函數就是一個一次函數y=kx，對其求一
2020-02-24 18:38:03
原创 Opencv2.3.1在VS2008和VS2010平臺上安裝配置圖解
1、 下載軟件。 Opencv2.3.1可從此處下載到：http://www.opencv.org.cn/index.php/Download VS Express是微軟提供的免費版，可從此處下載： http://www.microsof
2019-07-30 06:24:54
原创 基於NIOS II的流水燈
通過設計一個由18個發光二級管組成的流水燈控制電路來完整地描述Nios II軟核處理器系統的開發過程。 開發環境：Quartus II 9.0、Nios II 9.0 IDE。 說明：詳細內容參考赫建國 倪德克 鄭燕編著《基於Nios
2018-09-03 23:23:57
28
原创 opencv概述
OpenCV的全稱是：Open Source Computer Vision Library。 OpenCV於1999年由Intel建立，現在由Willow Garage提供支持。OpenCV是一個基於（開源）發行的跨平臺計算機視覺庫，
2018-09-03 23:23:57
原创 簡單的Testbench例子（復位信號的產生）
簡單的Testbench例子（復位信號的產生） /*code*/ // 已經定義`timescale1ns/100ps initial begin rst_n=0; #100;//延時100ns rst_n=1;//撤銷復位 end以任務
2018-09-03 23:23:57
3
原创 計算機丟失tbb_debug解決方案
方案1 將Opencv安裝目錄下...\bin\ia32\vc9文件夾找到tbb.dll文件重名爲tbb_debug.dll文件。 方案2 出現“計算機丟失tbb_debug.dll,請重新安裝”的錯誤，解決這個問題的步驟是： 1，h
2018-09-03 23:23:57
原创 Verilog HDL概述
Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數字系統硬件的結構和行爲的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功
2018-09-03 23:23:57
1