原创 以太網PHY 芯片之 MII/MDIO接口詳解
原文鏈接：http://www.cnblogs.com/touchblue/p/3535576.html 本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信號定義，及相關知識，同時本文也對R
2018-09-04 06:13:44
原创 波束形成的一點思考
1）波束形成，就是空域濾波。N個陣元，在某一時刻使用FPGA同時採樣，得到同一時刻的各個通道的一個採樣，就如同拍照一樣，同一時刻的各個通道數據得到。 波束形成，則是空域濾波，與時域濾波相比較，是時間
2018-09-04 06:13:44
原创 Serial Chart軟件使用說明
用單片機調試時，有沒有想過要一款軟件把串口數據的波形給打印出來，調試傳感器，PID參數等等等等，這款軟件絕對值得擁有，Serial Chart就是這樣的軟件，可以從串口讀取數據，然後，畫出波形圖，很實用。但是配置並不是圖形界面式的方法，而
2018-09-04 06:13:44
17
原创 FPGA定點數截斷實現
rounding/truncation fixed-point it depends on the type of data in the 32 bit number.. if all bits contain data trun
2018-09-04 06:13:43
1
原创 一種高精度複數求模近似算法的設計及實現
基於論文: 李世平.一種高精度複數求模近似算法的設計及實現[J].計算機技術應用，2016年03期.185-187 論文知網鏈接：http://www.cnki.net/KCMS/detail/detail.aspx?Que
2018-09-04 06:13:43
2
原创 STM32F407 pritnf 重定向代碼
printf重定向，是指之前指定給USART1輸出的，移植過後，需要重定向給USART2代碼 問題：仿照原子的探索者STM32F407板子USART1代碼寫的USART2代碼，但是不能正常通信，可以正常接收數據，但是無法發送數據；
2018-09-04 06:13:43
2
原创 MATLAB產生了一組有符號型數據，傳給FPGA進行處理
%% 產生了一組有符號型數據，傳給FPGA進行處理， %% FPGA的IP核處理有符號數時就是以補碼形式進行處理的 clear all;close all;clc; fs = 50e6; f0 = 200e3; W = 16; %數
2018-09-04 06:13:43
原创 超聲相控相關的一點鏈接
1）Ultrasound Phased Array http://www.ndt.net/article/v07n05/rdtech/rdtech.htm 2）ultrasonic Inspection technique using
2018-09-04 06:13:43
1
原创 如何處理signed integer的加法運算與overflow? (SOC) (Verilog)
轉載： 真 OO無雙 http://www.cnblogs.com/oomusou/archive/2009/10/31/verilog_signed_overflow.htm Abstract若要將原本用軟體實現的演算法用硬體
2018-09-04 06:13:42
原创 verilog讀取文件的預處理問題
verilog modelsim仿真中，使用fscanf仿真，讀取數據文件，方式如下： fid_r = $fopen("_bench/real_input.txt","r"); fid_i = $fopen("_bench/imag_i
2018-09-04 06:13:42
原创 FPGA超聲相控延時算法和相位延時技術
對各陣元的發射相位延時進行精確控制是形成超聲相控陣發射波束的關鍵環節，在相控發射中，需要精確控制相位延時，從而實現動態聚焦、偏轉、聲束形成等各種相控效果。 相控延時算法 論文引用：王偉 ，超聲相控陣可控強度發
2018-09-04 06:13:42
原创 無符號數與有符合數的加法
無符號數與有符合數的加法 http://www.cnblogs.com/qiweiwang/archive/2011/03/15/1985040.html
2018-09-04 06:13:42
2
原创 鎖存器與寄存器的區別
首先應該明確鎖存器和觸發器也是由與非門之類的東西構成。尤其是鎖存器，雖說數字電路定義含有鎖存器或觸發器的電路叫時序電路，但鎖存器有很多組合電路的特性。 組合電路就是一個真值表，一個函數，一組輸入對應一組輸出，當前什麼輸入就根據函數得到
2018-09-04 06:13:42
原创 Verilog參數化與連接操作符{}
`define ND 16 parameter N = 16 localparam NX = N-1; //內部參數使用localparam 定義 對一個16位的寄存器，對其進行初始化，現在有以下三種表達方式， 1 IMAX
2018-09-04 06:13:42
原创 Verilog求相反數
條件：數據data爲signed 目的操作：將數據取相反數。即8變-8，-7變7。 誤區：僅僅是“取反加1” 誤區操作的後果: 若data=1000，表示爲-8，取反加一後仍爲1000，仍爲-8 module minusda
2018-09-04 06:13:42
58