原创 PCIE掃盲博文連載目錄
轉載博文來自http://blog.chinaaet.com/justlxy 是難得的學習PCIE的好資料 PCIe掃盲系列博文連載目錄篇（第一階段） 1、前言篇：PCIe掃盲——PCIe簡介： http://blog.china
2020-06-28 15:56:07
37
原创 modelsim 文件操作
$fopen();$fclose();$feof();$fgets;fdisplay();fwrite(); module readfile ; integer STR_
2020-05-25 17:02:14
20
原创 SERDES ibert測試
Serdes問題 Ibert迴環測試問題 IBERT迴環測試near-end-pcs誤碼率比near-end-pma誤碼率更高的問題。 AR# 53107 7 Series GTX/GTH Transceivers - Rec
2019-07-30 23:33:35
49
原创 FPGA佈局及資源優化
開篇 這大半年一直在做一個高速板卡FPGA相關的方方面面的工作，包括前期FPGA架構佈局設計，管腳驗證，後期實現資源優化，最後到板卡調試。過程曲折艱辛，但是也收穫良多。今天在這裏記錄下工作中零零散散的記錄下來。 1.項目需求 FP
2019-07-30 23:33:25
3
原创 Modelsim 與Vivado聯合仿真版本對應問題
Modelsim 與Vivado聯合仿真版本對應問題 Solution Vivado Design Suite 2018.3 Mentor Graphics ModelSim SE/DE/PE (10.6c) Mentor Gra
2019-07-04 22:07:34
6
原创 MATLAB讀寫文件小代碼
在進行MATLAB編程時，需要與電腦的TXT文件進行交互，其交互的小程序如下： 1.將數據寫入TXT文件： fpre = fopen('fft_re.coe','w+'); for i = 1 : 1024 fpr
2019-04-25 06:09:38
原创 單精度數據類型轉換爲IEEE-754格式
在我們做FPGA驗證時，通常C語言或者用matlab來產生算法的輸入數據。這時候，通常C語言的浮點數據（單精度或者雙精度數據）在FPGA中運用時需要轉換爲IEEE-754的格式。下面本人寫了一個C語言小程序，可以將浮點
2019-04-24 01:53:02
原创 FPGA配置OV5640攝像頭及RGB圖像數據採集
本文設計思想採用明德揚至簡設計法。在做攝像頭數據採集處理之前，需要配置OV5640傳感器內部寄存器使其按要求正常工作，詳細內容請參見《OV5640自動對焦照相模組應用指南》。首先要關注OV5640的上電時序： 主控制器控
2018-09-09 19:19:04
原创 XILINX FPGA 高速收發器 GTP設計初探
XILINX 高速收發器GTP之配置 FPGA內嵌收發器相當於以太網中的PHY芯片，但更靈活更高效，線速率也在隨着FPGA芯片的發展升級。本文對7系列FPGA內部高速收發器GTP IP核的配置和使用做些簡單的總結，以備後續回顧重用。本文是
2018-09-09 19:19:04
20
原创 OV7725攝像頭圖像採集基礎知識
目前FPGA用於圖像採集 傳輸 處理 顯示應用越來越多，主要原因是圖像處理領域的火熱以及FPGA強大的並行處理能力。本文以OV7725爲例，對攝像頭使用方面的基礎知識做個小的總結，爲後續做個鋪墊。 XCLK:工作時鐘輸入，由主控器
2018-09-09 19:19:04
原创 MIG IP控制DDR3讀寫測試
本文設計思想採用明德揚至簡設計法。在高速信號處理場合下，很短時間內就要緩存大量的數據，這時片內存儲資源已經遠遠不夠了。DDR SDRAM因其極高的性價比幾乎是每一款中高檔FPGA開發板的首選外部存儲芯片。DDR操作時序非常複雜，之所以在F
2018-09-09 19:19:04
29
原创 網絡接口設計1-明晰MII GMII RGMII XAUI
MII（Medium Independent Interface）“介質獨立接口”，該接口一般應用於以太網硬件平臺的MAC層和PHY層之間。MII接口的類型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII
2018-09-04 10:01:23
原创 Altera 芯片代碼實現遠程更新
通常在同一批次產品中，FPGA設計中只需要一套代碼即可。但偶爾需要將代碼實現更新而又不拆開設備情況下對代碼進行更新，這就需要運用到代碼遠程更新功能了。 代碼遠程更新的實現可以用網絡和串口對FPGA發送命令和數據，使得FPGA
2018-09-04 10:01:23
原创 Modelsim-Quartus調用modelsim後重新修改Verilog文件在modelsim重編譯出錯問題解決辦法
問題描述： 在用quartus進行RTL設計時，大家通常會設置仿真工具爲modelsim。在進行時序仿真時，quartus直接調用modelsim仿真。但是發現原來設計的rtl文件出錯而進行修改後，直接在modelsim下編譯
2018-09-04 10:01:23
52
原创 FPGA 圖像分層
前言 我們知道，一副圖像是有許多個像素組成，而每個像素是一個數值。對不同類型（bmp.jpg）圖像其像素數值是不同的。例如一個256灰度級的圖像，其每個像素的是用一個8bit的數值表示0至255個灰度範圍。實際中，將圖像
2018-09-04 10:01:23
3