原创 認識FPGA觸發器的亞穩態
邊沿型觸發器的輸出有兩個穩定狀態: 高電平或者低電平。爲保證可靠操作, 必須要滿足觸發器的時序要求，也就是我們熟知的建立時間和保持時間。如果輸入信號違反了觸發器的時序要求, 那麼觸發器的輸出信號就有可能會出現非法狀態—亞穩態。亞穩態是一種
2018-09-04 12:44:44
64
原创 ASIC開發設計流程
ASIC開發設計流程 1. 使用語言：VHDL/verilog HDL 2. 各階段典型軟件介紹： a) 輸入工具： Summit Summit 公司 b) 仿真工具： VCS, VSS Synopsys 公司 c) 綜合器：
2018-09-04 12:44:44
11
原创 深度學習
11 月深度學習班 第一週 夯實DL必備基礎 第1課 夯實深度學習數據基礎 1. 必要的微積分、概率統計基礎 2. 必要的矩陣、凸優化基礎 3. 動手：numpy與高效計算 第2課 從線性分類器到人工神經網絡 1. softm
2018-09-04 12:44:44
1
原创 奇異遞歸模板模式（Curiously Recurring Template Pattern，CRTP）
The Curiously Recurring Template Pattern (CRTP) is a C++ idiom whose name was coined by James Coplien in 1995, in early
2018-09-04 12:44:44
原创 開源指令集RISC-V
作者：知乎用戶 鏈接：https://www.zhihu.com/question/28368960/answer/63275513 來源：知乎 著作權歸作者所有。商業轉載請聯繫作者獲得授權，非商業轉載請註明出處。 現在已經有不少關
2018-09-04 12:44:43
10
原创 Intel CPU集成顯卡被UEFI BIOS禁用想開啓的設置
臺式機處理器爲i7-6700k， 帶有HD Graphics 5300, 想用來做OpenCL開發，然後下載了intel_sdk_for_opencl_setup_6.3.0.1904.exe， 做了demo，發現識別不到OpenCL
2018-09-04 12:44:38
36
原创 OpenCL列舉平臺列表以及平臺屬性信息
摘自《OpenCL異構並行計算原理、機制與優化實踐》 // Platform.cpp : Defines the entry point for the console application. // #include "stdafx.
2018-09-04 12:44:37
4