原创 計算機網絡概述
/* * 此版塊內容均爲 51cto計算機網絡精講 韓立剛老師所編 * 學生只是對其部分重要內容進行整理，便於個人學習 * 非本人所創 */OSI 層的作用OSI層與TCP / IP 協議的關係數據傳輸時的封裝與解封
2019-02-22 13:09:41
原创 systemverilog的接口interface
在verilog中每當遇到複雜的模塊時，我們都不得不書寫一長串端口聲明，稍有不慎就會寫錯，並且難以檢查。但在systemverilog中，接口interface則是避免了這個問題。下面的代碼是對一個一位加法器的驗證，使用了接口。`times
2018-09-11 01:59:43
原创 關於systemC線程函數中wait語句的各種用法
在線程方法中必定會使用到線程語句wait，而wait有多種使用方法：（1）wait（）不帶參數： 等待敏感量列表上的事件，不管是哪個事件。（2）wait(port.posedge_event()) or wait(port.ne
2018-09-11 01:59:42
323
原创 關於c++的學習
博主是大一時學的c++，後來就沒有再看c++了。現在大二結束，爲了學習systemC和Qt重新學習了c++。感覺c++的語法層出不窮，有很多有關細節的東西，很容易遺忘。想要學好c++，只有不斷的書寫程序，在程序中找到自己的錯誤再結合已經看過
2018-09-11 01:59:42
原创 systemC構建格雷碼和二進制的轉換
廢話不多說，直接上實現：simulus是gray碼信號發生器的實現：simulus.h: include "base.h" #ifndef SIMULUS #define SIMULUS const unsigned int
2018-09-11 01:59:42
14
原创 systemC的仿真平臺書寫
測試平臺的功能一般爲：（1） 產生激勵信號驅動dut（design under test）（2） 記錄信號的輸出，並與期望值進行比較main.cpp文件的格式： include headfiles int sc_main(int ar
2018-09-11 01:59:42
46
原创 systemC三態建模
在verilog或systemVerilog中出現三態時我們需要使用wire語句聲明類型，而在systemC中則是需要使用logic類型。並且在systemC中我們還需要另外的一些類型用於多驅動的情況，這些類型會自動處理相關的多驅動問題：
2018-09-11 01:59:41
8
原创 Qt的第一個程序
開發第一個Qt程序：在學習完C++ primer plus 後再來看Qt就十分簡單了。博主按照慣例，先來一個hello Qt！修改mainwinndow.h添加一個QLabel的定義 #ifndef MAINWINDOW_H
2018-09-11 01:59:41
4
原创 systemverilog中的數組操作
sv中的數組基本操作：/* Exercsise platform : Questa Sim 10.1b */ class Array; int array[9:0] ; function new();
2018-09-11 01:59:41
原创 systemC構建時鐘分頻器
時鐘分頻一般有兩種，奇分頻和偶分頻，下面通過類中的普通函數方法分頻：分頻器代碼：#include "base.h" #ifndef CLKDIVIDER #define CLKDIVIDER const unsigned in
2018-09-11 01:59:41
16
原创 systemC的同步時序建模
systemC的時序邏輯建模systemc的時序邏輯方法分爲兩種：1) 靜態時序邏輯： 使用關鍵字sensitive，sensitive_pos , sensitive_neg ：使得觸發爲值觸發，正跳邊沿觸發，負跳變沿觸發
2018-09-11 01:59:41
1
原创 systemC全加器建模
博主今天剛看完systemC的時序建模和組合建模部分，就開始寫sc代碼了，但遇到了很多錯誤。。。base.h頭文件：#ifndef _base_ #define _base_ #include "systemc.h" #include <i
2018-09-11 01:59:41
1
原创 matlab數組與矩陣
×××××××××××××××××××××××××× 數組與矩陣 ×××××××××××××××××××××××××× 得到關於數組與矩陣的信息： isempty() : 爲空,即爲[] isscalar() :
2018-09-11 01:59:41